具有快速接通的自举开关电路的利记博彩app
【专利摘要】本发明提供一种用于实施具有改进(即更快)的接通时间的自举开关电路的设备和方法。在一个实施方案中，内部开关回路在自举开关电路中加以实施，其中所述内部开关回路被配置成与驱动电路输出无关地接通所述自举驱动电路中的输入开关。所述实施方案将所述内部开关回路电路从所述自举开关电路的输出驱动电路解耦，与所述内部开关回路相比，所述输出驱动电路通常具有较大负载电容。这允许所述内部开关回路更快地接通所述自举开关电路中的所述输入开关并且缩短所述自举开关电路的所述接通时间。
【专利说明】具有快速接通的自举开关电路
[0001]优先权数据
[0002]本申请主张2013年3月14日提交的临时专利申请序号61/784，773的优先权，所述申请全部通过引用并入本文中。
【技术领域】
[0003]本公开总体上涉及开关电路，并且更具体地说涉及实施具有快速接通时间的自举开关电路的设备、方法和系统。
【背景技术】
[0004]自举开关广泛地用于各种类型的电路应用中。在一个实施例中，自举驱动电路可用于提供由荷电电容器(被称为“自举”电容器-C自Jji)产生的输出电压以驱动MOSFET开关的栅极并且接通MOSFET开关，所述MOSFET开关被称为自举开关。自举驱动电路通过时钟信号来定时以使自举开关在其中输出电压较低并且自举电容器带电的断开状态，与其中输出电压较高以接通自举MOSFET开关的接通状态之间转换。此技术可用于例如将在MOSFET开关的源极终端上接收的输入信号连接至输出负载，所述输出负载连接至MOSFET开关的漏极终端。
[0005]自举驱动电路可通常被配置成在足够高电压电平下处于接通状态中时提供输出电压以确保MOSFET开关保持接通并且具有基于输入信号的电压偏移。输出电压以一定电压来提供，所述电压等于在自举电容器两端存储的电压加上输入信号的电压电平。那么，在以上实施例中，在MOSFET的栅极处发现的电压等于在自举电容器两端存储的电压加上输入信号的电压电平并且当自举开关接通时跟踪输入信号。这样就在所有输入信号电平下保持用于MOSFET开关的相对恒定的栅极至源极电压，从而与使用其栅极电压被驱动升高至固定电压的MOSFET开关相比，可在将这类自举开关在例如取样电路如电压取样和保持中使用时提供有效线性改善。包括自举驱动电路和自举开关本身的自举开关电路的这些方面提供可用于许多其它开关电路应用中的优势。因为自举开关广泛地用于以上描述的实例应用中和许多其它不同的开关电路应用中，所以具有因接通时间更快而使性能得以改进的改进型自举开关电路可提供优势。
【发明内容】
[0006]在一个实例实施方案中，所述方法、设备和系统包括开关电路，所述开关电路具有用于接收输入信号的输入端并且包括自举驱动电路，所述自举驱动电路具有耦合至输入端的输入开关并且包括第一输出端。自举驱动电路被配置成在输入开关处接收输入信号并且响应于输入开关被第二驱动信号接通而在第一输出端处提供第一驱动信号。开关电路包括耦合至开关电路的输入端的开关回路。开关回路具有耦合至自举驱动电路的输入开关的第二输出端。开关回路被配置成将第二输出端上的第二驱动信号提供至自举驱动电路中的输入开关以接通输入开关。所述实施方案可进一步包括耦合至第一输出端的自举开关，其中该开关被配置成响应于由自举驱动电路产生的第一驱动信号来接通。所述开关可在接通时在输入端处接收输入信号并且将其传送至输出端。
[0007]在另一个实施方案中，所述开关电路具有用于接收输入信号的输入端并且包括自举驱动电路，所述自举驱动电路具有耦合至输入端的输入开关并且包括第一输出端。自举驱动电路被配置成在第一输入开关处接收输入信号并且响应于第一输入开关被第二驱动信号接通而在第一输出端处提供第一驱动信号。开关电路包括耦合至开关电路的输入端的开关回路。开关回路具有耦合至自举驱动电路中的第一输入开关的第二输出端。在此实施方案中，所述开关回路可进一步包括耦合至开关电路的输入端的第二输入开关，并且开关回路可被配置成响应于开关回路中的第二输入开关被第二驱动信号接通而将第二驱动信号提供至自举驱动电路中的第一输入开关。在替代实施方案中，自举驱动电路的第一输入开关可经由第一自举电容器来耦合至第一输出端并且开关回路中的第二输入开关可经由第二自举电容器来耦合至第二输出，从而为自举驱动电路和开关回路中的每一个提供自举电容器。在另一个替代方案中，自举驱动电路可进一步包括第一输出开关，其中第一自举电容器经由第一输出开关来耦合至第一输出端并且开关回路可进一步包括第二输出开关，其中第二自举电容器经由第二输出开关来I禹合至第二输出端。第一和第二输出开关可响应于至少一个时钟信号，例如，传输至这两个开关的时钟信号输入来接通并且提供第一和第二驱动信号。
[0008]在另一个实施方案中，所述开关电路具有用于接收输入信号的输入端并且包括自举驱动电路，所述自举驱动电路具有耦合至输入端的输入开关并且包括第一输出端。自举驱动电路被配置成在输入开关处接收输入信号并且响应于输入开关被第二驱动信号接通而在第一输出端处提供第一驱动信号。开关电路包括耦合至开关电路的输入端的开关回路。开关回路具有耦合至自举驱动电路的输入开关的第二输出端。在此实施方案中，自举电路的输入开关可包括共用输入开关，其充当自举驱动电路和开关回路的输入开关。共用输入开关可经由自举电容器来耦合至第一输出端和第二输出端并且自举电容器可充当自举驱动电路和开关回路的自举电容器。在此实施方案的替代方案中，自举驱动电路进一步包括第一输出开关并且自举电容器经由第一输出开关来I禹合至第一输出端。开关回路可包括第二输出开关并且自举电容器可经由第二输出开关来I禹合至第二输出端。第一和第二输出开关可响应于至少一个时钟信号，例如，传输至这两个开关的时钟信号输入来接通并且提供第一和第二驱动信号。
[0009]在另一个实施方案中，开关电路包括在开关电路的输入端与开关回路的输入端之间耦合的缓冲器。在此实施方案的替代方案中，缓冲器可在开关电路的输入端与自举驱动电路和输入开关回路的输入端之间f禹合。
[0010]在另一个实施方案中，通道栅极可在开关回路的输入端与第二输出端之间耦合，并且响应于至少一个时钟信号而接通。在此实施方案中，在通道栅极接通时，开关回路将第二驱动信号提供至自举驱动电路的输入开关。在此实施方案的替代方案中，通道栅极可代替开关回路的输入开关来实施或与开关回路的输入开关并行实施。
【专利附图】
【附图说明】
[0011]图1A示出根据本公开的一个实施方案的实例自举开关电路；
[0012]图1B示出可并入本公开的实例实施方案中的实例升压驱动电路；
[0013]图2示出根据图1A的实施方案显示接通速度改善的波形实例。
[0014]图3示出根据本公开的另一个实施方案的实例自举开关电路；
[0015]图4示出根据本公开的另一个实施方案的实例自举开关电路；
[0016]图5示出根据本公开的另一个实施方案的实例自举开关电路；
[0017]图6示出根据本公开的另一个实施方案的实例自举开关电路；
[0018]图7示出可并入本公开的实例实施方案中的实例缓冲器；并且
[0019]图8示出根据本公开的另一个实施方案的实例自举开关电路。
【具体实施方式】
[0020]本公开总体上涉及用于可提供快速接通时间的自举开关电路的设备、系统、电路和方法。在一个实例实施方案中，开关电路包括实施自举驱动电路和内部开关回路的电路。在此实施方案中，从内部开关回路输出的输出信号可用于接通自举驱动电路的输入开关。内部开关回路可用于与自举开关栅极无关地接通自举驱动电路的输入开关，所述自举开关栅极通过自举驱动电路输出来驱动。内部开关回路的使用将自举驱动电路输出与自举驱动电路的输入开关解耦。装置包括内部开关回路电路可经过选择以具有比自举驱动电路中的装置小的尺寸，从而允许内部开关回路具有小得多的电容。另外，内部开关回路可被配置成不具有与自举驱动电路输出电容一样大的负载电容，因为内部开关回路不需要驱动自举开关栅极，并且实际上只需要驱动自举驱动电路的输入开关，其通常在尺寸和电容方面比自举开关栅极小。与通过产生开关电路输出的自举驱动电路的输出来使输入开关接通相比，这允许输入开关快得多地来接通。包括自举开关的内部开关回路上的输入开关的至少一个装置可为低阈限装置，从而使得能够更快接通自举电路的输入开关。在另一个实施方案中，自举开关电路包括缓冲传送至自举开关电路的输入信号的缓冲器。在此实施方案的替代方案中，缓冲器可实施为只缓冲传送至内部开关回路的输入信号。在另一个替代实施方案中，潜在更快的常规氧化物阈限(Vth)PMOS晶体管可与适当栅极驱动电路一起使用，而不是高电压PMOS晶体管。在替代实施方案中，可实施多个内部回路。术语自举驱动电路或外部回路用于指提供自举驱动信号以驱动输出开关或其它负载的任何电路。术语开关回路或内部开关回路用于指根据本公开提供驱动信号以接通自举驱动电路的任何电路。
[0021]现在参看图1A，其中展示根据本公开的实施方案的示例性自举开关电路100。自举开关电路100包括自举驱动电路102和内部开关回路101。自举开关电路100提供更快接通，方法是与自举驱动电路102的输出qbtstrp无关地利用内部开关回路101来接通输入开关mnl。自举驱动电路102包括输入开关mnl、自举电容器C自$、输出开关mpO以及开关mnO、mn3、mn4、mpl和mn2。内部开关回路101包括输入开关mnlx、自举电容器CB_(、输出开关mpOx以及开关mn0x、mn3x、mn4x、mplx和mn2x。自举开关电路100还可包括驱动电路110和输出开关mnin。自举开关电路100的实施方案可用于任何类型的开关应用中。举例来说，在一个可能应用中，自举开关电路100可用于接通开关mnin以便允许mnin上的标记为“in”的输入终端处接收的信号为耦合至标记为“out”的终端的取样电容器充电，以用于在模拟数字转换器中取样。虽然图1A中展示的实施方案，以及本公开的其它实例实施方案展示为使实例开关以具体MOSFET晶体管形式来实施，但是本领域技术人员认识到本公开的功能和优势可使用所展示的技术和组件的各种取代和替代方案来实现。所有这类取代和替代方案意欲由本公开来涵盖。
[0022]图1A的实施方案通过执行内部开关回路来改进现有技术自举开关电路，所述内部开关回路以实例内部开关回路101形式来实施，以缩短接通时间。在现有技术实行方案中，自举驱动电路的输入开关mnl通过由自举驱动电路本身输出的信号qbtstrp来接通，并且自举开关电路不包括任何内部开关回路。
[0023]在自举开关电路100的操作中，ClkB时钟信号被输入至驱动电路110，并且输入至开关输入端mnO、mnOx、mpO、mpOx、mpl、mplx、mn4和mn4x。当clkB处于高逻辑电平时，自举驱动电路102的qbtstrp输出经由置位开关mpl、mn3和mn4来设定为低，并且通过使mpO处于断开状态而与Ceiii分离。这导致输出开关mnin处于断开状态。类似地，另外在clkB处于高逻辑电平时，开关回路101的qbtstrpx输出经由置位开关mplx、mn3x和mn4x来设定为低并且通过使mpOx处于断开状态而与Cmotx分离。这导致自举驱动电路102和开关回路101的输入开关mnl和mnlx分别关断。另外，当clkB较高时,经由对开关mn2和mnO进行充电来将C自举充电至电压VBOOT=VTOP减去VSS (接地)并且经由对开关mn2x和mnOx进行充电将Cbqqtx充电至电压VBOOT=VTOP减去VSS (接地)。
[0024]当clkB变化至低逻辑电平时，开关电路101的qbtstrpx输出通过Cbqqtx与qbtstrpx的连接而设定为电压VBOOT。这通过将mpOx接通并且通过将mn3x和mn4x关断来产生。当clkB变低时，mnOx和mn2x也关断。类似地，当clkB变化至低逻辑电平时，自举驱动电路102的qbtstrp输出通过C自举与qbtstrp的连接来设定为电压VBOOT。这通过将mpO接通并且通过将mn3和mn4关断来产生。当clkB变低时，mnO和mn2也关断。通过将驱动信号qbtstrpx设定为电压VBOOT来将自举驱动电路102的输入开关mnl和开关电路101的输入开关mnlx接通。根据本公开使用驱动信号如qbtstrpx来接通可产生输出驱动信号qbtstrp的自举驱动电路的输入开关mnl。当输入开关mnl接通时，自举驱动电路输出qbtstrp设定为电平C自举两端的电压VBOOT加上输入信号in的电平。然后,输出qbtstrp可充当输出驱动信号。举例来说，在图1A的实施方案中，qbtstrp可用作输出驱动信号以驱动输出开关例如像输出开关mnin并且将它转换至接通状态。根据本公开的输出驱动信号可用于任何其它适当开关应用。
[0025]现在参看图2，其中示出摸拟结果，这些摸拟结果显示图1A的实施方案的自举开关电路100的经过改进的接通特性。图2示出y轴上的输出qbtstrp的电压电平(在图1A的实施方案中)、不具有内部开关回路的开关电路中的qbtstrp信号的电压电平、输入clkB和输入信号“ in”相比于X轴上的以纳秒为单位的时间的曲线图。可以看出在近似2.4伏的qbtstrp电压电平下，如与未使用内部开关回路相比，图1A的具体实施方案的接通的时间差Tdif是约ISOpsec。当然，这可取决于所选择的设计参数和实施的具体实施方案而变化。
[0026]图1A的实例实施方案中的内部开关回路101的使用提供更快接通，方法是将包含mnOx、mnlx、mn2x、mn3x、mn4x、mplx和mpOx的内部开关回路101 (其通常具有较小电容负载)与外部回路自举驱动电路102解耦，所述外部回路自举驱动电路102包含mnO、mnl、mn2、mn3、mn4、mpl和mpO,其驱动输出qbtstrp,并且通常具有较大电容负载。在图1A的实施方案的执行中，内部开关回路101装置mnOx、mnlx、mn2x、mn3x、mn4x、mplx和mpOx尺寸只需要为驱动自举开关电路100中的外部回路自举驱动电路102的装置的尺寸的一小部分。适当尺寸定位和尺寸关系取决于不同参数的不同设计标准。
[0027]自举开关电路100的至少几个方面使更快接通成为可能。因为mnl的输入未由qbtstrp来驱动,这允许mnl (和mnlx)更快接通，因为驱动mnl的qbtstrpx节点不具有存在于节点qbtstrp上的通常较大负载电容。当mnl快速接通,这导致输出qbtstrp也快速接通。另外，因为内部回路101的qbtstrpx不需要与qbtstrp —样快速关断,这允许其下拉装置mn3x和mn4x较小并且从而向qbtstrpx添加更小电容,从而允许qbtstrpx快速升高并且甚至更快地接通mnl。
[0028]在图1A的实施方案的替代实行方案中，mnlx可以低阈限装置来置换，以使得能够甚至更快地接通mnl。虽然这可能节点qbtstrpx处的失真降级,但是因为一些过程技术中的低阈限装置倾向于更具有非线性，所以这对于自举开关电路100的节点qbtstrp处的总体失真具有极小的影响，因为mnl可仍然用常规NMOS装置来实施。虽然图1A的实例实施方案展示一个内部回路开关电路101驱动qbtstrpx并且包含mnO、mnl、mn2、mn3、mn4、mpl和mpO的一个外部回路自举驱动电路102驱动qbtstrp,但是该实施方案可扩展至更大数量的这类回路以递增地改进接通时间。举例来说，第三开关回路可用于驱动mnlx的栅极，同时将qbtstrpx的使用限于只驱动mnl上的栅极,从而实现qbtstrpx的潜在更快的上升时间。
[0029]现在参看图1B，其中示出可并入本公开的实施方案中的驱动电路110的实例。装置电路110可包括晶体管mndl和mnd2、逆变器B2以及电容器Cdl和Cd2。驱动电路110从clkB中提供mn2和mn2x的驱动信号。图1B中，虽然elk和clkB展示为以通过逆变器产生的信号形式来实施，但是其可替代地实施为非重叠时钟(即在elk升高之前，clkB降低，并且反之亦然)。
[0030]现在参看图3，其中展示根据本公开的另一个实施方案的实例自举开关电路300。自举开关电路300以与图1A的自举开关电路100类似的方式来实施，不同之处在于在图3中，内部开关回路电路301被配置成通过由主要C自举电容器产生的qbtstrpx以及输出开关mpOx来驱动mnl。图3的实例实施方案利用一个自举电容器,C自$，而不是使用单独内部回路Cbtotx电容器，如图1A的实施方案中的内部开关回路101那样。图3的实施方案的操作与图1A的实施方案的操作类似，不同之处在于图1A的实施方案中的由mnlx、mnOx和Cbqqtx提供的功能可由图3的实施方案中的mnl、mnO和Cw来提供。虽然图3的实施方案的接通速度可能没有图1A的自举开关电路100那么快，但是与不具有根据本公开的实施方案的内部开关回路的现有技术自举开关电路相比，自举开关电路300仍然具有更快接通。
[0031]图1A的自举开关电路100的接通时间也受驱动“in”上的输入信号的电路的阻抗影响。驱动“in”的典型电路具有近似50或75欧姆的有限阻抗。为了更快地接通自举开关电路100,自举开关电路100可使用如图4的实施方案中的实例自举开关电路400中展的低阻抗缓冲器(BUF)406来实施。在添加缓冲器406的情况下，自举开关电路400以与图1A的自举开关电路100类似的方式来实施。如果像在通常情况下那样，缓冲器是非线性的，那么将缓冲器按照原样在输入处插入主要回路的路径中会影响qbtstrp信号的线性。在没有根据本公开的实施方案的内部开关回路的情况下，没有方法来避免自举开关电路中的此影响。然而，在如自举开关电路100的实行方案中，存在以下优势:缓冲器可仅针对内部回路101来插入以加速接通而不使qbtstrp的线性降级。
[0032]现在参看图5，其中展示根据本公开的另一个实施方案来实行的实例自举开关电路500。自举开关电路500以与图1A的自举开关电路100类似的方式来实施，改进之处在于自举开关电路500包括在“in”输入与mnlx的源极之间实施的缓冲器506以使得能够更快接通qbtstrpx (并且由此更快接通qbtstrp)。虽然与图5中展示的自举开关电路500相t匕，图4的自举开关电路400可更快接通，但是展示图5的实例实施方案具有信号qbtstrp的显著更好的线性。这在某些应用中可为理想的。
[0033]参看图6，其中展示根据本公开的另一个实施方案的实例自举开关电路600。自举开关电路600以与图1A的自举开关电路100类似的方式来实施，改进之处在于添加通道栅极606。为了使得能够更快接通，分别由elk和clkB (其中elk是clkB时钟信号的互补物)驱动的NMOS晶体管mn5和PMOS晶体管mp2组成的互补通道栅极606可取代图1A的实施方案中的mnlx或它可与来自图1A的实施方案的mnlx并行安置以实施图6的自举开关电路600。图6的实例实施方案具有与mnlx并行实施的通道栅极606。这提供加速qbtstrpx的接通并且由此加速qbtstrp的接通的优势。这是可行的，因为本公开的实施方案基本上使内部回路601的线性与外部回路自举驱动电路602解耦，从而允许添加与qbtstrpx信号串联的非线性通道栅极606。在图6中，elk是clkB的反向型式，如图1B中展示。
[0034]现在参看图7，其中示出可并入本公开的实例实施方案中的实例缓冲器。图7展示包括NMOS晶体管mn8和电流源极701的缓冲器700，其为例如分别在图4和5的实施方案中引入的缓冲器(BUF) 406和506的可能实行方案。
[0035]再次参看图1B，图1B中展示的实例mn2和mn2x驱动电路110还可用于在本公开的不同实施方案中实施驱动电路310、410、510、610和810。
[0036]现在参看图8，其中展示根据本公开的另一个实施方案的实例自举开关电路800。图8展示经由使用潜在更快常规氧化物常规阈限(Vth)PMOS晶体管而不是图1A的实施方案中实施的厚氧化物高电压(HV)PMOS晶体管mpO和mpOx来改进自举开关电路的配置的接通时间的实例实施方案。自举开关电路800与图1A的自举开关电路100相同，不同之处在于实例驱动电路820和821添加至实施方案的电路。在驱动电路820的实施方案中，晶体管mp2、mn5和mn6可稱合至mpO的栅极,并且在驱动电路821的实施方案中，晶体管mp2x、mn5x和mn6x可f禹合至mpOx的栅极。在图8中，可产生mpO和mpOx上的栅极驱动以使得mpO和mpOx在标称操作电源电压下不经历任何电压应力，从而允许使用实施为mpO和mpOx的潜在更快常规氧化物阈限(Vth)PMOS晶体管而不是实施为图1A的mpO和mpOx的高电压(HV)PMOS晶体管。在图8中，栅极驱动晶体管mn5和mn5x可由内部回路qbtstrpx的输出来控制，从而使装置mpO和mpOx的接通与重负载输出qbtstrp解稱。可实施基于图8的实施方案的各种实施方案，其将本公开的其它实施方案的不同方面加以组合。图8展示控制自举开关电路运作的两个时钟信号，elk和clkB。Clk是clkB信号的反向型式，如图1B中展示。在替代实施方案中，elk和clkB可用非重叠时钟来置换。非重叠时钟是指两个时钟，例如，elk和clkB，以使得在elk升高之前clkB降低，并且反之亦然。换句话说，这些时钟永不同时升高。
[0037]在以上实施方案的论述中，实例开关和晶体管展示为NMOS或PMOS装置和当控制信号或栅极输入信号对于NMOS晶体管来说较高或对于PMOS晶体管来说较低时被视为接通，并且被视为当控制信号或栅极输入信号对于NMOS晶体管来说较低或对于PMOS晶体管来说较高时被视为关断。然而，应注意互补开关和互补驱动电平的使用是用于实施这些开关的同样可行的选项。也就是说，在栅极驱动电路互补的情况下，PMOS晶体管可取代NMOS晶体管，并且反之亦然，并且两个NMOS和PMOS晶体管可使用控制信号的两个极性来并行使用。另外，虽然实施方案各自展示为具有具体多个组件以及具有特定组件，本领域技术人员认识到实施方案适用于许多组件并且各种组件可添加至所展示的实施方案或从中移除，或置换为其它类型的组件，并且仍然在本公开的范围内。
[0038]在以上实施方案的公开内容中，开关和晶体管由作为互补信号的逻辑信号如Clk和clkB来驱动。然而，elk和clkB上的非重叠时钟，或时钟的任何其它适当定时方法可在任何公开实施方案中作为替代方案来实施。进一步，展示为由相同信号驱动的所有开关可由缓冲或延迟形式的共同输入时钟信号来驱动。
[0039]在其它实例实施方案中，附图的电路可作为独立模块(例如，具有被配置来执行具体应用或功能的相关联组件和电路的装置)来实施或作为电子装置的专用硬件中的插入模块来实施。请注意，本公开的特定实施方案可容易地部分或完全包含在芯片上系统(SOC)封装中。SOC代表将计算机或其它电子系统的组件集成到单个芯片中的1C。其可含有数字功能、模拟功能、混合信号功能以及通常射频功能:上述所有功能可提供在单个芯片衬底上。其它实施方案可包括多芯片模块(MCM)，其中多个单独IC定位在单个电子封装内并且被配置来通过电子封装彼此密切地交互。在各种其它实施方案中，放大功能可实施于专用集成电路(ASICs)、现场可编程门阵列(FPGAs)和其它半导体芯片中的一个或多个硅核心中。
[0040]请注意，在本文提供的许多实施例的情况下，可根据两个、三个、四个或更多个电学组件来描述交互。然而，这只是出于清楚和举例的目的来进行。应了解，系统可用任何合适的方式来合并。根据类似设计替代方案，附图的任何所示组件、模块和元件可用各种可能的配置来组合，这些配置全部明确地属于本说明书的广泛范围内。在某些情况下，仅通过参考有限数目的电学元件来描述一组给定流程的一个或多个功能性可能更容易。应了解，附图的电路及其教示可容易地按比例缩放并且可容纳很多组件以及更复杂/完善的布置和配置。因此，所提供的实施例不应限制潜在适用于无数其它架构的电路的范围或抑制其广泛教示。
[0041]请注意，在本说明书中，对包含在“一个实施方案”、“实例性实施方案”、“一实施方案”、“另一个实施方案”、“一些实施方案”、“各种实施方案”、“其它实施方案”、“替代性实施方案”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的参考旨在意指任何此类特征包含在本公开的一个或多个实施方案中，但是可能或可能未必组合于相同实施方案中。
[0042]在某些情形中，本文讨论的特征和实施方案可适用于医学系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器(其可为高精度)和其它基于数字处理的系统。
[0043]此外，以上论述的某些实施方案可置备于用于医学成像、患者监视、医学仪器和家庭医疗保健的数字信号处理技术中。这可包括肺部监视器、加速度计、心率监视器、起搏器等。其它应用可涉及用于安全系统(例如，稳定控制系统、驾驶员辅助系统、制动系统、信息娱乐服务和任何种类的内部应用)的汽车技术。此外，传动系统(例如，在混合和电动车辆中)可将高精度数据转换产物用于蓄电池监视、控制系统、报告控制、维修活动等。
[0044]在另外其它实例情形中，本公开的教义可适用于工业市场，其包括有助于推动生产力、能源效率和可靠性的过程控制系统。在消费应用中，以上讨论的信号处理电路的教义可用于图像处理、自动聚焦和图像稳定化(例如，数字静态照相机、摄像机等)。其它消费应用可包括用于家庭影院系统、DVD刻录机和高清晰度电视的音频和视频处理器。另外其它消费应用可涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体装置)。因此，这类技术可容易地为智能手机、平板装置、安全系统、PCs、游戏技术、虚拟现实、模拟训练等的一部分。
[0045]众多其它变化、取代、变型、更改和修改可由本领域技术人员来确定，并且预期本公开涵盖属于所附权利要求书的范围内的所有此类变化、取代、变型、更改和修改。为了帮助美国专利和商标局(USPTO)以及另外对本申请颁发的任何专利的任何读者来理解在此所附的权利要求书， 申请人:希望注意， 申请人::(a)不希望任何所附权利要求调用在其 申请日期:存在的35U.S.C.第112章第六(6)段，除非在特定权利要求中具体使用措词“用于……的装置”或“用于……的步骤”；并且(b)不希望通过说明书中的任何陈述来以未在所附权利要求书中另外反映的任何方式限制本公开。
【权利要求】
1.一种开关电路，其包括: 输入端，其接收输入信号； 自举驱动电路，其具有自举电容器、输出开关、输入开关和第一输出端，其中所述输入开关将所述输入端耦合至所述自举电容器并且所述输出开关将所述自举电容器耦合至所述第一输出端，所述自举驱动电路被配置成在所述输入开关处接收所述输入信号并且响应于所述输入开关由第二驱动信号接通而在所述第一输出端上提供第一驱动信号；以及 开关回路，其耦合至所述输入端并且具有耦合至所述输入开关的第二输出端，所述开关回路被配置成在所述第二输出端上将所述第二驱动信号提供给所述输入开关。
2.如权利要求1所述的开关电路，其中所述自举驱动电路的所述输入开关包括第一输入开关并且所述开关回路进一步包括耦合至所述输入端的第二输入开关，其中所述开关回路被配置成响应于所述第二输入开关由所述第二驱动信号接通而提供所述第二驱动信号。
3.如权利要求2所述的开关电路，其中所述自举驱动电路的所述自举电容器和所述输出开关分别包括第一自举电容器和第一输出开关，并且所述开关回路包括耦合至所述第二输入开关的第二自举电容器以及将所述第二自举电容器耦合至所述第二输出端的第二输出开关，并且其中所述第一和第二输出开关响应于至少一个时钟信号处于第一逻辑电平而接通。
4.如权利要求 3所述的开关电路，其中所述自举驱动电路进一步包括耦合至所述第一自举电容器的至少一个第一充电开关和耦合至所述第一输出端的至少一个第一置位开关，并且所述开关回路包括耦合至所述第二自举电容器的至少一个第二充电开关和耦合至所述第二输出端的至少一个第二置位开关，其中当所述至少一个时钟信号处于第二逻辑电平时，所述第一和第二至少一个充电开关接通以便将所述第一和第二自举电容器充电至VBOOT电压并且所述第一和第二至少一个置位开关接通以便将所述第一和第二驱动信号设置为低逻辑电平。
5.如权利要求1所述的开关电路，其进一步包括栅极耦合至所述第一输出端的自举开关，所述自举开关被配置成响应于所述第一驱动信号而接通。
6.如权利要求1所述的开关电路，其中所述输入开关包括共用输入开关，所述共用输入开关进一步经由所述开关回路将所述输入端耦合至所述第二输出端，并且其中所述共用输入开关充当所述自举驱动电路和所述开关回路的输入开关。
7.如权利要求6所述的开关电路，其中所述共用输入开关经由所述自举驱动电路的所述自举电容器来耦合至所述第一输出端和第二输出端并且其中所述自举电容器充当所述自举驱动电路和所述开关回路的自举电容器。
8.如权利要求7所述的开关电路，其中所述自举驱动电路的所述输出开关包括第一输出开关并且所述开关回路进一步包括第二输出开关，其中所述自举电容器经由所述第二输出开关来耦合至所述第二输出端，并且其中所述第一和第二输出开关响应于至少一个时钟信号而接通。
9.如权利要求1所述的开关电路，其中所述开关回路的所述输入端经由缓冲器来耦合至所述输入端。
10.如权利要求1所述的开关电路，其中所述开关回路的所述输入端和所述自举驱动电路的所述输入端经由缓冲器来耦合至所述输入端。
11.如权利要求1所述的开关电路，其中所述自举驱动电路的所述输入开关包括第一输入开关，所述开关回路包括第一开关回路，所述第一开关回路进一步包括耦合至所述输入端的第二输入开关并且所述开关电路包括提供至少第三驱动信号的至少一个第二开关回路，其中所述第一开关回路被配置成响应于所述第二输入开关由所述至少第三驱动信号接通而提供所述第二驱动信号。
12.如权利要求1所述的开关电路，其中所述开关回路包括在所述输入端与所述第二输出端之间耦合的通道栅极，并且其中所述通道栅极响应于至少一个时钟信号而接通，并且当所述通道栅极接通时，所述开关回路将所述第二驱动信号提供给所述输入开关。
13.如权利要求1所述的开关电路，其中所述输出开关包括第一输出开关并且所述自举驱动电路进一步包括耦合至所述第一输出开关的第一输出开关驱动电路，并且所述开关回路包括在所述输入端与所述第二输出端之间耦合的第二输出开关以及耦合至所述第二输出开关的第二输出开关驱动电路，其中所述第一和第二输出开关驱动电路被配置成接收所述第二驱动信号并且响应于所述第二驱动信号而分别接通所述第一和第二输出开关。
14.一种用于开关的方法，其包括: 在自举驱动电路的输入端上接收输入信号； 在开关回路的输入端上接收所述输入信号； 在所述开关回路的所述输出端上提供第一驱动信号； 在所述自举驱动电路的输入开关处接收所述第一驱动信号并且接通所述输入开关；并 且 响应于接收所述第一驱动信号而在所述自举驱动电路的所述输出端上提供第二驱动信号。
15.如权利要求14所述的方法，其中所述自举驱动电路的所述输入开关与所述开关回路共用，所述共用输入开关耦合至自举电容器，并且所述方法进一步包括: 在将所述自举电容器耦合至所述自举驱动电路的所述输出端的第一输出开关处接收第一时钟输入并且接通所述第一输出开关； 在将所述自举电容器耦合至所述开关回路电路的所述输出端的第二输出开关处接收第二时钟输入并且接通所述共用输入开关。
16.如权利要求14所述的方法，其中所述输入开关包括耦合至第一自举电容器的第一输入开关，所述开关回路包括经由第二自举电容器来耦合至所述开关回路的所述输出端的第二输入开关，并且所述方法进一步包括: 在所述开关回路中的所述第二输入开关处接收所述第一驱动信号并且将所述开关回路的所述输入端连接至所述第二自举电容器。
17.如权利要求14所述的方法，其中所述提供第一驱动信号包括: 在将所述开关回路的所述输入端耦合至升压电容器的通道栅极处接收所述输入信号; 接收接通所述通道栅极的时钟信号；并且 在所述开关回路电路的所述输出端上提供所述第一驱动信号。
18.一种开关电路，其包括: 开关回路装置，其用于在所述开关电路的输入端处接收输入信号并且产生第一驱动信号; 自举电路装置，其用于接收来自所述开关回路装置的所述输入信号和所述第一驱动信号并且产生第二驱动信号；以及 自举开关装置，其用于接收所述第二驱动信号并且响应于所述第二驱动信号而接通。
19.如权利要求18所述的开关电路，其中所述自举电路装置包括输入开关，其用于接收所述输入信号并且响应于接收所述第一驱动信号而接通，并且其中所述自举电路装置响应于在所述输入开关处接收所述第一驱动信号和所述输入信号而产生所述第二驱动信号。
20.如权利要求19所述的开关电路，其中所述开关回路装置包括输入开关，其用于接收所述输入信号并且响应于接收所述第一驱动信号而接通，其中所述自举电路装置产生所述第一驱动信号以响应于在所述输入开关处接收所述输入信号和所述第一驱动信号而接通所述自举电路装 置的所述输入开关。
【文档编号】H03K17/041GK104052444SQ201410096266
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月14日
【发明者】S·德瓦拉简, L·A·辛格 申请人:美国亚德诺半导体公司