一种应用于fpga的可配置压控振荡器的制造方法
【专利摘要】一种应用于FPGA的可配置压控振荡器。该压控振荡器的核心部分为一个环形振荡器，该环形振荡器具有额外的数字控制信号用对振荡中心频率进行控制。利用FPGA的配置信息对控制信号进行配置，可以调节压控振荡器的中心频率，使得该压控振荡器的输出频率可以在极大的范围内连续调节。
【专利说明】—种应用于FPGA的可配置压控振荡器【技术领域】
[0001]本发明涉及一种压控振荡器，特别是一种应用于FPGA中的频率范围较宽的可配置压控振荡器。
【背景技术】
[0002]压控振荡器(以下简称VC0)本质上是一种振荡器，震荡频率受控制电压控制并可在一定的范围内调节是VCO与普通振荡器的区别。这一特性使得VCO在锁相环(以下简称PLL)中有着广泛的应用。
[0003]图是典型PLL结构示意图，其工作原理如下:鉴频鉴相器比较参考时钟与反馈钟的频率与相位关系，电荷泵与低通滤波器调节控制电压，调节VCO的振荡频率，保证输出时钟与参考时钟有精确的频率与相位关系。一般来说，PLL可工作的频率范围受VCO的工作频率范围限制。
[0004] 现场可编程逻辑门阵列(以下简称FPGA)中集成了大量的可编程逻辑资源，必须使用PLL保证时钟质量、提高系统整体性能。另一方面，不同的用户可能需要FPGA工作在不同的时钟频率之下，因此需要PLL可以在极宽的频率范围内可靠地工作。然而，传统的VCO仅可以在某一个特定的频率附近进行调节，限制了 PLL可以应用的范围与场合。本发明的VCO主要集成在FPGA中，利用FPGA的可编程特性，将振荡频率的可调节范围极大的扩展，使得PLL可以在极宽的频率范围内可靠的工作。
【发明内容】
[0005]本发明的技术解决问题是:克服现有技术的不足，提供了一种应用于FPGA的可配置压控振荡器器。
[0006]本发明的技术解决方案是:
[0007]一种应用于FPGA的可配置压控振荡器器，包括:匪05管祖、]?2、]\0、]\14、]\111、]\112、皿13、]?14、]\01、]\02、]\142、？]\?)5管121、]\122、]\123、]\141、电容(:43、施密特反相器651 和与非门G61 ；
[0008]NMOS管Ml、M2、M3、M4的源极接地，栅极接外部输入的频率控制电压V_tMl，漏极分别接NMOS管M11、M12、M13、M14的源极；
[0009]NMOS管M11、M12、M13、M14的栅极接配置信号Demtajl，漏极与PMOS管M21的栅极、PMOS管M21的漏极、PMOS管M22的栅极以及PMOS管M23的栅极连接在一起；
[0010]PMOS管M21的源极接电源，PMOS管M22的源极接电源，PMOS管M23的源极接电源，PMOS管M23的漏极接PMOS管M41的源极，NMOS管M31的源极接地，NMOS管M31的栅极、NMOS管M31的漏极、PMOS管M22的漏极、NMOS管M32的栅极连接在一起；
[0011]NMOS管M32的源极接地，漏极接NMOS管M42的源极；PM0S管M41的栅极与NMOS管M42的栅极连接，同时，PMOS管M41的栅极还与与非门G61的输出端连接在一起；
[0012]PMOS管M41的漏极与NMOS管M42的漏极连接，同时，PMOS管M41的漏极还通过电容C43接地，PMOS管M41的漏极还通过施密特反相器G51连接到与非门G61的一个输出端，PMOS管M41的漏极连接施密特反相器G51的输入端；与非门G61的另一个输入端连接使能信号EN，与非门G61的输出既为所述整个可配置压控振荡器器的输出时钟CLK_0UT。
[0013]频率控制电压V_tMl与配置信号Drantajl共同控制电容C43充放电速率，控制输出时钟CLK_0UT的频率。
[0014]本发明与现有技术相比的优点在于:
[0015]本发明利用FPGA的可编程特性，通过配置信息改变压控振荡器VCO的硬件工作条件来实现输出频率范围的扩展。与传统的VCO相比，本发明的VCO拥有更宽的频率调节范围。
【专利附图】
【附图说明】
[0016]图1为传统的PLL结构示意图；
[0017]图2为使用本发明VCO的PLL结构示意图；
[0018]图3为本发明VCO电路原理示意图；
[0019]图4为本发明VCO工作时各节点电压波形示意图。
【具体实施方式】
[0020]本发明的VCO引入了额外的控制信号，利用FPGA的配置信息进行控制，通过改变VCO的硬件工作条件来实现输出频率调节范围的扩展。
[0021]一种使用本发明的PLL电路如图2所示。当使用图2的VCO时，根据配置寄信息的不同，VCO的输出频率可以分别在一系列区间内调节，每个小区间的可调范围与图1中VCO相当。使用图2所示VCO的PLL的输出频率范围是所有区间的总合，这样频率调整区间借助配置特性得到了扩展。
[0022]图3所示为本发明所设计的压控振荡器的电路。其中包括NMOS管M1、M2、M3、M4，NMOS 管 M11、M12、M13、M14，PMOS 管 M21、M22、M23，NMOS 管 M31、M32，PMOS 管 M41，NMOS 管M42，电容C43，施密特反相器G51，与非门G61。
[0023]连接关系如图3所示。NMOS管M1、M2、M3、M4的源极接地，栅极接外部输入的频率控制电压Vemtrol，漏极分别接NMOS管M11、M12、M13、M14的源极；
[0024]NMOS管M11、M12、M13、M14的栅极接配置信号Demtajl，漏极与PMOS管M21的栅极、PMOS管M21的漏极、PMOS管M22的栅极以及PMOS管M23的栅极连接在一起；
[0025]PMOS管M21的源极接电源，PMOS管M22的源极接电源，PMOS管M23的源极接电源，PMOS管M23的漏极接PMOS管M41的源极，NMOS管M31的源极接地，NMOS管M31的栅极、NMOS管M31的漏极、PMOS管M22的漏极、NMOS管M32的栅极连接在一起；
[0026]NMOS管M32的源极接地，漏极接NMOS管M42的源极；PM0S管M41的栅极与NMOS管M42的栅极连接，同时，PMOS管M41的栅极还与与非门G61的输出端连接在一起；
[0027]PMOS管M41的漏极与NMOS管M42的漏极连接，同时，PMOS管M41的漏极还通过电容C43接地，PMOS管M41的漏极还通过施密特反相器G51连接到与非门G61的一个输出端，PMOS管M41的漏极连接施密特反相器G51的输入端；与非门G61的另一个输入端连接使能信号EN，与非门G61的输出既为所述整个可配置压控振荡器器的输出时钟CLK_0UT。[0028]与非门G61的输出既是整个电路的输出，记为CLK_0UT ;记连接PMOS管M41的漏极、NMOS管M42的漏极、电容C43的一端、施密特反相器G51输入端的节点为NI ；N2节点为施密特反相器G51的输出和与非门G61的一个输入端之间的节点。
[0029]PMOS管M41、NM0S管M42的功能类似一个反相器，其输入是PMOS管M41与NMOS管M42的栅极，输出是PMOS管M41与NMOS管M42的漏极，其电流驱动强度受PMOS管M23与NMOS管M32控制。EN为I时，与非门G61的功能相当于一个反相器，与PMOS管M41与NMOS管M42、施密特反相器G51组成了一个3级环振，实现振荡器的功能。EN使能后顺序发生如下事件:CLK_0UT由I变为0，NI缓慢的由O上升为1，N2由I变为0，CLK_0UT由O变为1，NI缓慢的由I下降为0，N2由O变为I。之后不断重复该过程，直到EN变为O环路停止振荡，电路回到初始状态。
[0030]NI电压改变的速率由电容C43充放电速度确定，而电容C43充电电流大小受PMOS管M23控制，放电电流大小受NMOS管M32控制。PMOS管M21、M22、M23与NMOS管M31、M32分别组成电流镜，电容C43充放电电流最终由NMOS管Ml、M2、M3、M4与NMOS管Mil、Ml2、M13、M14的工作状态确定。Dcontrol为4位宽信号，每一位分别确定NMSO管M11、M12、M13、M14是否允许电流通过，决定了 VCO工作的频率区间;Vcontrol决定NMOS管M1、M2、M3、M4中每个NMOS管中电流的大小，使VCO的输出频率可以在某个区间内连续调节。V_trol与Drantajl最终决定电容C43充放电速率，也就决定了 VCO的振荡周期。为便于说明，本发明取D_trol为4位宽信号，可以控制4条支路的通、断。D_trol可以为任意位宽信号，每位控制一条支路。
[0031]图4所示为Drantrol不同时VCO振荡频率范围，VCO可工作的振荡频率为各分立区间的总和。注意，为保证振荡频率区间连续，不同D_tMl指定的振荡频率区间必须有重叠。
【权利要求】
1.一种应用于FPGA的可配置压控振荡器器，其特征在于包括:NMOS管M1、M2、M3、M4、皿11、]?12、]\113、]\114、]\01、]\02、]\142、？]\?)5管厘21、]\122、]\123、]\141、电容 C43、施密特反相器 G51和与非门G61 ； NMOS管Ml、M2、M3、M4的源极接地，栅极接外部输入的频率控制电压V_tMl，漏极分别接 NMOS 管 M11、M12、M13、M14 的源极； NMOS管M11、M12、M13、M14的栅极接配置信号Drantajl，漏极与PMOS管M21的栅极、PMOS管M21的漏极、PMOS管M22的栅极以及PMOS管M23的栅极连接在一起； PMOS管M21的源极接电源，PMOS管M22的源极接电源，PMOS管M23的源极接电源，PMOS管M23的漏极接PMOS管M41的源极，NMOS管M31的源极接地，NMOS管M31的栅极、NMOS管M31的漏极、PMOS管M22的漏极、NMOS管M32的栅极连接在一起； NMOS管M32的源极接地，漏极接NMOS管M42的源极；PM0S管M41的栅极与NMOS管M42的栅极连接，同时，PMOS管M41的栅极还与与非门G61的输出端连接在一起； PMOS管M41的漏极与NMOS管M42的漏极连接，同时，PMOS管M41的漏极还通过电容C43接地，PMOS管M41的漏极还通过施密特反相器G51连接到与非门G61的一个输出端，PMOS管M41的漏极连接施密特反相器G51的输入端；与非门G61的另一个输入端连接使能信号EN，与非门G61的输出既为所述整个可配置压控振荡器器的输出时钟CLK_0UT。
2.根据前例要求I所述的一种应用于FPGA的可配置压控振荡器器，其特征在于:位宽配置信号Demtrol为4位宽信号，每一位分别确定匪SO管Mil、M12、M13、M14是否允许电流通过；频率控制电压V_tMl决定NMOS管Ml、M2、M3、M4中每个NMOS管中电流的大小。
3.根据前例要求2所述的一种应用于FPGA的可配置压控振荡器器，其特征在于:频率控制电压V_tMl与配 置信号D_tMl共同控制电容C43的充放电速率，控制输出时钟CLK_0UT的频率。
【文档编号】H03L7/099GK103916122SQ201410086118
【公开日】2014年7月9日 申请日期:2014年3月10日 优先权日:2014年3月10日
【发明者】李智, 王文锋, 倪劼, 陈雷, 李学武, 孙华波, 张健, 田艺, 张云梓, 王浩弛, 赵元富, 文治平 申请人:北京时代民芯科技有限公司, 北京微电子技术研究所