用于高密度集成电路的电平转换器的制造方法

用于高密度集成电路的电平转换器的制造方法
【专利摘要】本发明公开了一种用于高密度集成电路的电平转换器，用于在核心电压范围的电压和较大的I/O电压范围的电压之间进行转换。电平转换器具有作为在核心电压范围内操作的核心器件的互连晶体管。电平转换器连接至处于I/O电压范围的第一和第二电源接口。用作核心器件的电压钳位元件的阈值电压大于或等于I/O电压范围和核心电压范围之间的压差，并且被配置为防止晶体管受到超过核心电压范围的过压。电平转换器的输入在核心电压范围内。电平转换器输出信号的高电平为I/O电压范围的高电压且低电平比核心电压范围的低电压电平大接近一个阈值电压。
【专利说明】用于高密度集成电路的电平转换器
[0001]相关申请的交叉引用
[0002]本申请要求于2013年3月13日提交的根据美国法典第35篇第119条共同待批的美国临时专利申请号第61/778，479的优先权，其全部内容结合于此作为参考。

【技术领域】
[0003]本发明总的来说涉及电路，更具体地，涉及诸如系统级芯片(“S0C”)和/或3D集成电路(“3D 1C”)的高密度集成电路所使用的电平转换器(level shifter)。

【背景技术】
[0004]在各种高密度集成电路环境中，诸如模拟电路或射频(“RF”)电路的一些部件没有位于集成电路的主管芯(有时标示为SOC主管芯)上。通常，只有高速数字电路(诸如标准单元、SRAM、数字PIL和高速存储器输入/输出(“I/O”))位于SOC主管芯上。核心器件是形成在这种管芯上的器件以提供高速数字电路，并且它们通常运行速度较快、使用较低的电压、具有较高的集成度，但更易受到过压的影响和损坏。
[0005]系统中的I/O的通常处理集成电路管芯和具有大容量的部件接口(诸如与印刷电路板迹线、电缆等相关联的部件接口，与集成电路管芯内发送信号相比，这些接口需要更大的驱动功率和电压)之间的信号传输。I/o器件将主管芯的较快、较小的信号传输至这些其他较大容量的部件，并且通常在高压下传输信号。
[0006]半导体标准组织JEDEC提供了至少两个关于3D IC应用的I/O规范，即Wide I/O和Wide 1/02，它们在文中统称为Wide I/O。Wide I/O规范针对具有几千个宽I/O通道的SDRAM (单片密度)器件的宽I/O应用，其中在存储器件和控制器件之间使用芯片-芯片直接连接方法。在Wide I/O中，用于数据输入/输出缓冲器的供电电压规定为1.2V±5%。然而，典型主管芯上的核心器件工作在较低电压下(例如0.9V)，并且如果工作在I/O电压电平下则可能过载。
[0007]在各种环境中，需要提供满足在SOC和3D IC应用中的高密度集成电路的I/O需要的电平转换器。


【发明内容】

[0008]根据本发明的一个方面，提供了一种用于在核心电压范围内的电压和大于核心电压范围的I/O电压范围内的电压之间进行转换的电平转换器，电平转换器包括:多个互连的晶体管，用作以核心电压范围内的电压进行操作的核心器件；输入接口，用于向多个互连的晶体管施加具有核心电压范围内的电压的输入信号；输出接口，耦合至多个互连的晶体管；第一电源接口，用于将多个互连的晶体管连接至处于I/O电压范围的高电压电平的第一电压电源；第二电源接口，用于将多个互连的晶体管连接至处于核心电压范围的低电压电平的第二电压电源；以及电压钳位元件，用作核心器件并具有大于或等于I/O电压范围和核心电压范围之间的压差的阈值电压，连接电压钳位元件以防止多个互连的晶体管受到超过核心电压范围的过压，电压钳位元件和多个互连的晶体管被配置为向输出接口提供高输出信号以及向输出接口提供低输出信号，其中，高输出信号为I/o电压范围的高电压电平，以及低输出信号比核心电压范围的低电压电平大接近一个阈值电压。
[0009]优选地，电压钳位元件是一对电压钳位元件中的一个，并且多个互连的晶体管包括:一对输入晶体管，以级联方式分别连接在第二电源接口和一对电压钳位元件之间，并且核心器件反相器连接在输入接口和一个输入晶体管之间；以及一对交叉耦合的晶体管，以级联方式分别连接在电压钳位元件和第一电源接口之间。
[0010]优选地，一对输入晶体管是NMOS核心器件，而一对交叉耦合的晶体管是PMOS核心器件。
[0011]优选地，多个互连的晶体管还包括将多个互连的晶体管中的其余晶体管与第一电源接口和第二电源接口中的一个连接的使能晶体管。
[0012]优选地，使能晶体管是将多个互连的晶体管中的其余晶体管连接至第二电源接口的NMOS核心器件。
[0013]优选地，电压钳位元件是二极管。
[0014]优选地，电压钳位元件是栅极端和漏极端短接在一起的MOS核心器件。
[0015]优选地，电平转换器适合于宽I/O应用。
[0016]根据本发明的另一方面，提供了一种具有集成电路娃管芯的系统，包括:非核心电路，位于集成电路硅管芯之外并且适于以I/O电压范围进行操作；核心电路，位于集成电路硅管芯上并且包括适于以核心电压范围进行操作的多个核心器件，核心电路包括用于将核心电路连接至非核心电路的多个电平转换器，并使用适于以核心电压范围进行操作的核心器件来实现核心电路，核心电压范围小于I/O电压范围。多个电平转换器中的至少一个电平转换器包括:多个互连的晶体管，用作核心器件；输入接口，用于向多个互连的晶体管提供具有核心电压范围内的电压的输入信号；输出接口，连接至多个互连的晶体管；第一电源接口，用于将多个互连的晶体管连接至处于I/O电压范围的高电压电平的第一电压电源；第二电源接口，用于将多个互连的晶体管连接至处于核心电压范围的低电压电平的第二电压电源；以及电压钳位元件，其阈值电压大于或等于I/O电压范围和核心电压范围之间的压差，连接电压钳位元件以防止多个互连的晶体管受到超过核心电压范围的过压，电压钳位元件和多个互连的晶体管被配置为向输出接口提供高输出信号以及向输出接口提供低输出信号，其中，高输出信号为I/O电压范围的高电压电平，以及低输出信号比核心电压范围的低电压电平大接近一个阈值电压。
[0017]优选地，电压钳位元件是一对电压钳位元件中的一个，并且多个互连的晶体管包括:一对输入晶体管，以级联方式分别连接在第二电源接口和一对电压钳位元件之间，并且核心器件反相器连接在输入接口和一个输入晶体管之间；以及一对交叉耦合的晶体管，以级联方式分别连接在电压钳位元件和第一电源接口之间。
[0018]优选地，一对输入晶体管是NMOS核心器件，而一对交叉耦合的晶体管是PMOS核心器件。
[0019]优选地，多个互连的晶体管还包括将多个互连的晶体管中的其余晶体管与第一电源接口和第二电源接口中的一个连接的使能晶体管。
[0020]优选地，使能晶体管是将多个互连的晶体管中的其余晶体管连接至第二电源接口的NMOS核心器件。
[0021]优选地，电压钳位元件是二极管。
[0022]优选地，电压钳位元件是栅极端和漏极端短接在一起的MOS核心器件。
[0023]优选地，电平转换器适于宽I/O应用。
[0024]根据本发明的又一方面，提供了一种操作用于在核心电压范围内的电压和大于核心电压范围的I/O电压范围内的电压之间进行转换的电平转换器的方法，包括:提供电平转换器，电压转换器包括用作适于以核心电压范围内的电压进行操作的核心器件的多个互连的晶体管、输入接口、输出接口、第一电源接口、第二电源接口和电压钳位元件，电压钳位元件的阈值电压大于或等于I/o电压范围和核心电压范围之间的压差，连接电压钳位元件以防止多个互连的晶体管受到超过核心电压范围的过压；向第一电源接口提供I/o电压范围的高电压电平；向第二电源接口提供核心电压范围的低电压电平；向输入接口施加输入信号，其高电平为核心电压范围的高电压电平，并且其低电平为核心电压范围的低电压电平；从电平转换器接收输出信号，其高电平为I/o电压范围的高电压电平，并且其低电平比核心电压范围的低电压电平的大一个阈值电压。
[0025]优选地，该方法还包括:通过将输入信号转变至核心电压范围的高电压电平来上拉输出信号，使得电平转换器的输出信号转变至I/o电压范围的高电压电平的步骤。
[0026]优选地，该方法还包括:通过将输入信号转变至核心电压范围的低电压电平来下拉输出信号，使得电平转换器的输出信号转变至比核心电压范围的低电压电平大大约一个阈值电压的步骤。
[0027]优选地，该方法还包括:通过向使能接口施加使能信号来使电平转换器工作的步骤。

【专利附图】

【附图说明】
[0028]下文示出了附图中的元件，它们用于说明的目的但无需按比例绘制。
[0029]图1是使用核心器件MOSFET实现电平转换器的示图；
[0030]图2是使用图1所示的多个电平转换器的系统的示图；
[0031]图3是示出操作图1所示电平转换器的流程图；以及
[0032]图4示出了图1所示电平转换器的工作波形的仿真。

【具体实施方式】
[0033]特定示例性实施例的描述旨在结合附图来阅读，附图可被视为整个书面说明的一部分。除非另有明确描述，否则关于接合、连接等的术语和描述(诸如“连接的”和“互连的”)是指结构直接或通过插入结构间接地固定或接合至另一结构的关系，以及两者都是可移动或刚性的接合或关系。同样地，除非另有明确描述，否则关于电耦合等的术语和描述(诸如“耦合的” “连接的”和“互连的”)是指结构直接或通过插入结构间接地与另一结构通信的关系。类似地，除非另有明确描述，否则关于电路中的接点的术语和描述(诸如“焊盘”、“轨”或“终端”)应被理解为包括所有形式的电连接，但不限于物理上可识别的焊盘、轨或终端。
[0034]在各个实施例中，核心器件可作为指定具体大小和晶体管密度的制造工艺(foundry process)的一部分来实现。例如，存在适合于诸如网络、平板电脑和移动用户产品的应用的高密度集成电路的制造方法。
[0035]这种制造工艺具有不同于典型I/O电压(Vddq)的核心电压(Vdd)。例如，在一些实施例中，核心电压可约为0.85V、0.9V、1.0V、1.05V等，而典型I/O电压则更高。例如，在一些实施例中，I/O电压是1.8V I/O并且包括欠驱动和过驱动变化(under and over drivevariat1n)，例如 1.8V UDl.2V、1.8V UDl.5V。在其他实施例中，I/O 电压是 2.5V I/O 并且包括欠驱动和过驱动变化，诸如2.5V UDl.8V、2.5V 0D3.3V。在又一些实施例中，I/O电压是由JEDEC规定的适于Wide I/O或Wide 1/02的1.2V±5%。本发明中所提及的核心电压和I/O电压实际上是示例性的，而且可以想到在本发明的范围内使用其他电压。
[0036]在一些实施例中，使用在高电压电平Vdd为0.9V土 10%且低电压电平Vss为地电位OV规定的核心电压范围内进行操作的工艺来实现所公开的电平转换器且对其仿真。
[0037]图1是根据一些实施例的使用核心器件MOSFET实现的电平转换器100的示图。在本实例中，电平转换器100被设计为以0.9V土 10%的核心电压Vdd和地电位OV的Vss进行操作的核心器件。电平转换器100通过第一电源接口接收来自通过1.2V±5%的电源的第一电压源Vddq轨101的电力。电平转换器100通过第二电源接口连接至处于地电位OV的第二电压源Vss轨102。在其他各个实施例中，Vss和/或Vssq可以为实际的地电位0V、公共参考电压或不同的参考电压。
[0038]以下进一步讨论的图3和图4示出了电压信号Vin33、Ven44、Vout55、Voutb99和Vnd77的实例。参照图1、图3和图4，电平转换器100具有:输入接口 103，用于接收电压输入信号Vin33 (见图3、4);使能接口 104，用于接收使能信号Ven44 (见图3、图4);以及输出接口 105，用于提供电压输出信号Vout55 (见图3、图4)。电平转换器100具有连接节点106、107、108和109。标示为Vnd77 (见图4)的电压电平信号是连接节点107处的电压。标示为Voutb99 (见图4)的电压电平信号是连接节点109处的电压。输出接口 105用作提供I/O电压范围内的输出电压Vout55 (见图3、图4)的输出接口。基于本说明书和附图，本领域技术人员应该理解，标有“b”的部件和电压电平与相应的部件或电压电平是对称和互补的。
[0039]如图1所示，电平转换器具有在Vddq轨101和Vss轨102之间连接的多个MOS核心器件。在本实例中，I/o电压被限定具有1.2V±5%的高压和地电位的低压。1.2V±5%的I/o电压大于之前讨论的核心电压范围，并且如果将满1.2V±5%施加于核心器件晶体管中的一个晶体管两端，则晶体管将过载，降低了可靠性，并且可能造成操作失败和永久损坏。
[0040]在所示实施例中，具有三个NMOS核心器件110、120和130以及四个PMOS核心器件140、150、160和170。MOS核心器件连接如下。
[0041]NMOS核心器件110 (也标示为MNDB)的栅极端连接至输入接口 103和反相器180的输入端，其漏极端连接至节点108处的PMOS核心器件150的漏极和栅极，以及其源极端连接至节点106处的NMOS核心器件120的漏极端。反相器180被用作核心器件。
[0042]NMOS核心器件120 (也标示为MNS)的栅极端连接至使能接口 104，其漏极端连接至节点106处的NMOS核心器件110、130的源极端，以及其源极端连接至Vss轨102。
[0043]NMOS核心器件130 (也标示为MND)的栅极端连接至反相器180的输出端，其源极端连接至节点106，以及其漏极端连接至节点107处的PMOS核心器件140的栅极和漏极端。
[0044]PMOS核心器件140 (也标示为MPI)的栅极端短接至其漏极端，它们均连接至节点107处的NM0S130的漏极端，其源极端连接至具有输出接口 105的节点处的PMOS核心器件160的漏极端和PMOS核心器件170的栅极。
[0045]PMOS核心器件150 (也标示为MPIB)的栅极端短接至其漏极端，它们均连接至节点108处的NMOS核心器件110的漏极端，其源极端连接至节点109处的PMOS核心器件170的漏极端和PMOS核心器件160的栅极端。
[0046]PMOS核心器件160 (也标示为MPU)的栅极端连接至节点109处的PMOS核心器件170的漏极端和PMOS核心器件150的源极端，其漏极端连接至具有输出接口 105的节点处的PMOS核心器件170的栅极端和PMOS核心器件140的源极端，以及其源极端连接至Vddq轨 101。
[0047]PMOS核心器件170 (也标示为MPUB)的栅极端连接至具有输出接口 105的节点处的PMOS核心器件160的漏极端和PMOS核心器件140的源极端，其漏极端连接至节点109处的PMOS核心器件160的栅极端和PMOS核心器件150的源极端，以及其源极端连接至Vddq轨 101。
[0048]仅使用核心器件来实现电平转换器100，从而将核心电压范围内的电平Vin33转换为I/O电压范围(高电平为Vddq且低电平为大于Vss的预定阈值电压电平(“Vth”))内的对应电平Vout55。
[0049]电平转换器100具有两个交叉耦合的MOS核心器件，表示为交叉耦合的PMOS核心器件160、170，它们的源极端连接至Vddq轨101。
[0050]电平转换器100具有两个电压钳位MOS器件，表示为两个PMOS核心器件140、150，它们的栅极端和漏极端短接，使得它们用作二极管并根据所选PMOS核心器件140、150预定的阈值电压(“Vth”)特性来提供相应的电压钳位功能。有利地，选择Vth以大于I/O电压范围的高电平和核心电压范围的高电平之间的电压差。SVT器件的典型Vth值为0.4V至
0.5V。在本实施例中，Vth大于1.2V+5% (即，1.26V)减去最低期望值Vdd (即，0.9V_10%或0.81V)。给出Vddq和Vdd的公差，选择PMOS核心器件140、150使得Vth特性值至少为
0.45V。在本实例中，Vth为0.5V。这些PMOS核心器件的源极端级联至交叉耦合的MOS核心器件的漏极端。
[0051]电平转换器100具有两个输入MOS核心器件，表示为NMOS核心器件130、110，它们的栅极连接至用于接收Vin33的输入接口 103，但是在向NMOS核心器件130的栅极供给Vin33之前先用反相器180使Vin33的极性反相。两个输入MOS核心器件的漏极端级联至电压钳位MOS核心器件的漏极端。
[0052]电平转换器100还具有一个使能MOS核心器件，表示为NMOS核心器件120，其栅极连接至用于接收Ven44的使能接口 104。NMOS核心器件120的源极连接至Nss并且其漏极连接至输入MOS核心器件，这样对漏电流形成了限制。
[0053]在工作过程中，电平转换器100将Vin33 (核心工作电压)转换为Vout55 (高电平为Vddq和低电平为大于Vss的Vth之间的I/O电压)。Ven44被设为高电平使得NMOS核心器件120导通，由于连接至Vss轨102，所以Vns66约为0V。在使能状态中，电平转换器100被描述用于下拉Vout55，这通过将Vin33转变为低电平开始，即将Vin33从高电平Vdd转变至低电平0V。对于上拉动作，电路工作在对称和互补模式下，这通过对下拉动作的描述来理解。
[0054]当Vin33转变为低电平时，NMOS核心器件110截止，并且反相器180的输出将高电压(Vdd)施加至NMOS核心器件130的栅极，将其导通并由于连接至Vss轨102而将Vnd77驱动至接近0V。初始时，Vout55为1.2V，并且PMOS核心器件140两端的压差约为该电压值。随着Vnd77降至接近0V，PMOS核心器件140将导通，并开始将Vout55朝Vnd77下拉。然而，因为其作为二极管连接，所以一旦其源极电压(Vout55)和其漏极电压(Vnd77)之间的压差小于或等于其Vth，则PMOS核心器件140将截止。如此，一旦Vout55被下拉至Vth加上Vnd77时，PMOS核心器件140将截止，并且Vout55将被限制为Vth加上Vnd77的电压。因为Vnd77为OV或接近0V，所以Vout被限制为Vth。该状态下的PMOS核心器件160两端的压差为Vddq (1.2V±5%)减去Vth。例如，在Vddq为1.2V且Vth为0.4V时，PMOS核心器件160将承受的电压约为0.8Vds，这不处于过压状态。
[0055]图2是具有集成电路硅管芯2001和不处于集成电路硅管芯2001上的的非核心电路2003的电子系统2000的示图。在一些实施例中，使用芯片-芯片直接附接的方法来连接电路。电子系统2000具有设置在集成电路硅管芯2001上的核心电路2002，并且包括参照图1所述以核心电压Vdd和Vss进行操作的多个核心器件。
[0056]核心器件包括多个电平转换器2200、2300、2400。如参照图1讨论的电平转换器100，电平转换器2200具有输入电压接口 2203、使能接口 2204、输出电压接口 2205，并且连接至Vddq轨2201和Vss轨2202。应该理解，在输出接口 2205处不需要物理焊盘，而是可通过迹线和其他常规的连接方法来进行连接。电平转换器2300和2400具有使用类似参考标号表示的类似连接。每个电平转换器中的内部部件都参照图1所示并描述。图2示出的三个电平转换器仅用于说明。事实上，系统2000具有大量的电平转换器的阵列，针对具体用途而未示出。电平转换器将核心电路2002耦合至非核心电路2003。有利地，如2013年2月27日提交的美国专利申请序列号为13/778，380所公开的(其全部内容结合于此作为参考)，每个电平转换器的输出均可应用于后核心器件驱动器(core devices only postdriver)中的一个或多个输入接口。在这样一些实施例(未不出)中，后核心器件驱动器设置在集成电路硅管芯2001上，并且可以是核心电路2002的一部分，它们位于电平转换器2200、2300和2400和非核心电路2003之间。
[0057]图3是示出图1所示电平转换器100的操作的流程图。在步骤3100中，参照图1所示和描述来提供电平转换器100。在步骤3125中，向Vddq轨101施加高电压1.2V±5%。在步骤3150中，向轨102施加低参考电压。
[0058]在步骤3175中，施加于使能接口 104的使能信号Ven44被设置为高电平，其为Vdd。当Ven44被设置为低电平时，NMOS核心器件处于截止区，电平转换器100停止工作。
[0059]在步骤3200中，向第一接口 103施加输入电压信号Vin33，电压信号具有高电平Vdd和低电平Vss。在操作中，电平转换器100输出对应的高电平Vdd和大于Vss的低电平Vth 的 Vout55。
[0060]图4示出了电平转换器100的操作的仿真波形。波形被示出为具有作为时间(以纳秒为单位)函数的振幅(以伏或毫伏为单位(如图所示))。图4示出了在Ven44设置为高电平时电平转换器100的仿真操作，并且在典型工艺角(采用TT角)、lXVdd和25°C条件下进行仿真。图4中的曲线4100示出了 Vin33的输入波形。曲线4200示出了由曲线4100所示的输入波形得到的Vout55和Voutb波形。曲线4300示出了 Vout55波形与节点107处的电压钳位波形Vnd77的比较。曲线4300确定Vout55和Vnd77之间的压差被限制为PMOS核心器件140的阈值电压，表明对电路动作的描述是正确的，并且即使MOS核心器件工作在OV轨和Vddq轨之间也没有MOS核心器件处于过压状态。
[0061]在没有电压钳位元件140、150的情况下，Vout可低至0V，使PMOS核心器件160承受Vds为Vddq (1.2V±5%)的过压。同样地，当Vout是Vddq时，将使NM0S130承受Vds为满值Vddq的过压。互补状态下的互补MOS器件170、110将类似处于过压状态。电压钳位元件140、150有利地防止核心器件出现过压。如曲线4300所示，电平转换器100的仿真波形确定Vout的范围在Vddq至Vth之间。这样，图4所示的仿真表明电平转换器100在操作期间没有使MOS核心器件受到过压，即使电平转换器使用超过核心器件的工作电压范围的I/O电压。
[0062] 申请人:还计算了每个节点处的电压和电平转换器100的工作时间以确定仿真电平转换器没有使任意一个MOS核心器件受到过压并在各个工艺角期间保都持足够地可靠性。经计算的工艺角包括:(a)标准角(定义为TT (typical typical)),工作在I XVdd和25°C ;(b)最差情况下的低温角(定义为SS (810?810?))，工作在0.9父￥(1(1和-401:;以及(c)最大泄露角(定义为FF (fast fast))，工作在1.1 X Vdd和125。。。
[0063]在可选实施例中，可采用具有任何阈值电压的MOS核心器件，根据本说明书适用其余部件。类似地，所公开的实施例可适于任何工艺核心器件的最大工作电压，选用阈值电压使得最大工作电压加上阈值电压大于I/O电压范围。在可选实施例中，电压钳位元件可被提供类似电压钳位Vth的诸如二极管或其他压缩电路的部件替代。在一些实施例中，MOS核心器件以标准阈值电压晶体管(SVT)实现。根据设计目的，通常为漏电流和速度，其他可选实施例使用MOS核心器件，其可使用低阈值电压晶体管(LVT)、高阈值电压晶体管(HVT)、其他可用阈值电平和它们的组合来实现。本领域技术人员应该理解，可使用除MOSFET之外的其他晶体管技术实施其他实施例。类似地，可使用互补电压和组件来实现图1所示的互补电路。文中所述Vss轨连接至电位为OV的接地端。术语“接地端”用于包括公共参考电压节点，但不需要连接至真正的接地端。在可选实施例中，Vss和Vssq连接至公共电压域。可选地,在一些实施例中Vssq可与Vss互换。在可选实施例中，I/O电压范围和/或核心电压范围的低电压电平可为包括负电压的一些其他参考电压电平。在可选实施例中，电平转换器100将处于I/O电压范围的输入信号向下转换为核心操作电压,并且将处于核心电压的信号输出以供其他核心器件使用。本领域技术人员应该理解，可改变设计以满足给定I/o问题中的具体速度、驱动和可靠性要求，以及规格或设计参数。
[0064]与可选技术相比，各个实施例使得SOC或3D IC管芯使用的I/O器件具有减小的下线(tapeout)掩模成本、制造周期和要求的电路面积。例如，使用核心器件而不是传统I/O器件中位于管芯之外的较大部件来实现电平驱动器节省了制造周期。取得的技术效果以每个I/O通道为单位来量化，并且乘以给定系统中所使用电平转换器的个数而得到总量。某些实施例可减少4至5倍的下线掩模成本。各个实施例允许核心器件电平转换器用于SOC或3D IC管芯而不需要在每个I/O单元中提供额外的中间偏置电压，这样会减小所需面积并且兼顾了功率和稳定性方面的考虑。因为核心器件通常比管芯外的I/O器件具有更好的缩小因数，所以在工艺迁移期间同样增大了移植优势。
[0065]某些实施例的有利之处在于不需要附加的静电放电(“ESD”)保护器件。例如，如果需要新的额外中间偏置电压来实施核心器件电平转换器，则附加ESD保护器件需要互连在中间偏置电压和每一个存在的电压轨Vdd、Vss、Vddq和Vssq之间，这将因此使ESD网络变弱。
[0066]在某些方面和实施例中，公开了一种电平转换器、使用电平转换器的系统和电平转换器的操作方法。在第一方面中，公开了一种电平转换器，用于在核心电压范围内的电压和比核心电压范围大的I/O电压范围内的电压之间进行转换。该电平转换器具有多个互连的、作为核心器件使用的晶体管，它们适于以核心电压范围内的电压进行操作。电平转换器的输入接口用于向多个互连的晶体管提供具有核心电压范围内的电压的输入信号。输出接口连接至多个互连的晶体管。第一电源接口用于将多个互连的晶体管连接至处于I/o电压范围的高电压电平的第一电源电压，并且第二电源接口用于将多个互连的晶体管连接至作为核心电压范围的低电压电平的第二电源电压。电平转换器具有的电压钳位元件的阈值电压大于或等于I/o电压范围和核心电压范围之间的压差。连接电压钳位元件以防止多个互连的晶体管受到核心电压范围外的过压。电压钳位元件和多个互连的晶体管被配置为向输出接口提供高输出信号(I/o电压范围中的高电压电平)或向输出接口提供低输出信号(t匕核心电压范围中的低电压电平大大约一个阈值电压)。
[0067]在第二方面中，一种系统具有至少一个集成电路娃管芯。该系统具有位于集成电路硅管芯之外的非核心电路和位于集成电路硅管芯上的核心电路。核心电路包括适于以核心电压范围操作多个核心器件，包括用于将核心电路连接至非核心电路的多个电平转换器。使用适于以核心电压范围操作的核心器件来实现电平转换器，其中至少一个电平转换器按照第一方面所述来实现。
[0068]在第三方面中，公开了一种适于在核心电压范围内的电压和比核心电压范围大的I/o电压范围内的电压之间进行转换的电平转换器的操作方法。该方法包括提供具有多个互连的晶体管的电平转换器，多个互连的晶体管作为适于以核心电压范围内的电压进行操作的核心器件。所提供的电平转换器还具有输入接口、输出接口、第一电源接口、第二电源接口和电压钳位元件。电压钳位元件的阈值电压大于或等于I/O电压范围和核心电压范围之间的压差。连接电压钳位元件以防止多个互连的晶体管受到核心电压范围外的过压。该方法还包括向第一电源接口提供I/o电压范围中的高电压和向第二电源接口提供I/O电压范围中的低电压。该方法包括向第一输入接口施加输入信号，其高电平为核心电压范围的高电压电平且低电平为核心电压范围的低电压电平。从电平转换器接收的输出信号的高电平为I/o电压范围的高电压电平且低电平为大于核心电压范围的低电压电平的一个阈值电压。
[0069]在一些实施例中，电压钳位元件是一对电压钳位元件中的一个，并且多个互连的晶体管包括一对输入晶体管和一对交叉耦合的晶体管。一对输入晶体管分别以级联方式连接在第二电源接口和一对电压钳位元件之间，并且核心器件反相器连接在电平转换器的输入接口和一个输入晶体管之间。一对交叉耦合的晶体管分别以级联方式连接在电压钳位元件和第一电源接口之间。在一些实施例中，一对输入晶体管是NMOS核心器件，而一对交叉耦合的晶体管是PMOS核心器件。
[0070]在一些实施例中，多个互连的晶体管包括使多个互连的晶体管中的剩余晶体管与第一和第二电源接口中的一个连接的使能晶体管。在一些实施例中，使能晶体管是将多个互连的晶体管中的剩余晶体管连接至第二电源接口的NMOS核心器件。在一些实施例中，电压钳位元件是二极管。在一些实施例中，电压钳位元件是其栅极端和漏极端短接在一起的MOS核心器件。在某些实施例中，电平转换器适于宽I/O应用。
[0071 ] 在一些实施例中，通过将输入信号转变至核心电压范围的高电压而上拉电平转换器的输出信号，使得电平转换器的输出信号转变至I/O电压范围的高电压。在某些实施例中，通过将输入信号转变至核心电压范围的低电压而下拉电平转换器的输出信号，使得电平转换器的输出信号转变为比核心电压范围的低电压大接近一个阈值电压。在一些实施例中，通过将使能信号施加至其使能接口而使电平转换器工作。
[0072] 虽然根据示例性实施例描述了发明主题，但其不局限于此。相反，所附权利要求应被更广泛地解释以包括本领域技术人员能够进行的其他变型和实施例。
【权利要求】
1.一种用于在核心电压范围内的电压和大于所述核心电压范围的I/o电压范围内的电压之间进行转换的电平转换器，所述电平转换器包括: 多个互连的晶体管，用作以所述核心电压范围内的电压进行操作的核心器件； 输入接口，用于向所述多个互连的晶体管施加具有所述核心电压范围内的电压的输入信号； 输出接口，耦合至所述多个互连的晶体管； 第一电源接口，用于将所述多个互连的晶体管连接至处于所述I/o电压范围的高电压电平的第一电压电源； 第二电源接口，用于将所述多个互连的晶体管连接至处于所述核心电压范围的低电压电平的第二电压电源；以及 电压钳位元件，用作核心器件并具有大于或等于所述I/o电压范围和所述核心电压范围之间的压差的阈值电压，连接所述电压钳位元件以防止所述多个互连的晶体管受到超过所述核心电压范围的过压，所述电压钳位元件和所述多个互连的晶体管被配置为向所述输出接口提供高输出信号以及向所述输出接口提供低输出信号，其中，所述高输出信号为所述I/O电压范围的高电压电平，以及所述低输出信号比所述核心电压范围的低电压电平大接近一个阈值电压。
2.根据权利要求1所述的电平转换器，其中，所述电压钳位元件是一对电压钳位元件中的一个，并且所述多个互连的晶体管包括: 一对输入晶体管，以级联方式分别连接在所述第二电源接口和所述一对电压钳位元件之间，并且核心器件反相器连接在所述输入接口和一个输入晶体管之间；以及 一对交叉耦合的晶体管，以级联方式分别连接在所述电压钳位元件和所述第一电源接口之间。
3.根据权利要求1所述的电平转换器，其中，所述多个互连的晶体管还包括将所述多个互连的晶体管中的其余晶体管与所述第一电源接口和所述第二电源接口中的一个连接的使能晶体管。
4.一种具有集成电路娃管芯的系统，所述系统包括: 非核心电路，位于所述集成电路硅管芯之外并且适于以I/O电压范围进行操作； 核心电路，位于所述集成电路硅管芯上并且包括适于以核心电压范围进行操作的多个核心器件，所述核心电路包括用于将所述核心电路连接至所述非核心电路的多个电平转换器，并使用适于以所述核心电压范围进行操作的所述核心器件来实现所述核心电路，所述核心电压范围小于所述I/O电压范围，所述多个电平转换器中的至少一个电平转换器包括: 多个互连的晶体管，用作核心器件； 输入接口，用于向所述多个互连的晶体管提供具有所述核心电压范围内的电压的输入信号; 输出接口，连接至所述多个互连的晶体管； 第一电源接口，用于将所述多个互连的晶体管连接至处于所述I/o电压范围的高电压电平的第一电压电源； 第二电源接口，用于将所述多个互连的晶体管连接至处于所述核心电压范围的低电压电平的第二电压电源；以及 电压钳位元件，其阈值电压大于或等于所述I/o电压范围和所述核心电压范围之间的压差，连接所述电压钳位元件以防止所述多个互连的晶体管受到超过所述核心电压范围的过压，所述电压钳位元件和所述多个互连的晶体管被配置为向所述输出接口提供高输出信号以及向所述输出接口提供低输出信号，其中，所述高输出信号为所述I/o电压范围的高电压电平，以及所述低输出信号比所述核心电压范围的低电压电平大接近一个阈值电压。
5.根据权利要求4所述的系统，所述电压钳位元件是一对电压钳位元件中的一个，并且所述多个互连的晶体管包括: 一对输入晶体管，以级联方式分别连接在所述第二电源接口和所述一对电压钳位元件之间，并且核心器件反相器连接在所述输入接口和一个输入晶体管之间；以及 一对交叉耦合的晶体管，以级联方式分别连接在所述电压钳位元件和所述第一电源接口之间。
6.根据权利要求4所述的系统，其中，所述多个互连的晶体管还包括将所述多个互连的晶体管中的其余晶体管与所述第一电源接口和所述第二电源接口中的一个连接的使能 晶体管。
7.根据权利要求6所述的系统，其中，所述使能晶体管是将所述多个互连的晶体管中的其余晶体管连接至所述第二电源接口的NMOS核心器件。
8.—种操作用于在核心电压范围内的电压和大于所述核心电压范围的I/O电压范围内的电压之间进行转换的电平转换器的方法，所述方法包括: 提供所述电平转换器，所述电压转换器包括用作适于以所述核心电压范围内的电压进行操作的核心器件的多个互连的晶体管、输入接口、输出接口、第一电源接口、第二电源接口和电压钳位元件，所述电压钳位元件的阈值电压大于或等于所述I/O电压范围和所述核心电压范围之间的压差，连接所述电压钳位元件以防止所述多个互连的晶体管受到超过所述核心电压范围的过压； 向所述第一电源接口提供所述I/O电压范围的高电压电平； 向所述第二电源接口提供所述核心电压范围的低电压电平； 向所述输入接口施加输入信号，其高电平为所述核心电压范围的高电压电平，并且其低电平为所述核心电压范围的低电压电平； 从所述电平转换器接收输出信号，其高电平为所述I/O电压范围的高电压电平，并且其低电平比所述核心电压范围的低电压电平的大一个所述阈值电压。
9.根据权利要求8所述的方法，还包括:通过将所述输入信号转变至所述核心电压范围的高电压电平来上拉所述输出信号，使得所述电平转换器的所述输出信号转变至所述I/O电压范围的高电压电平的步骤。
10.根据权利要求8所述的方法，还包括:通过将所述输入信号转变至所述核心电压范围的低电压电平来下拉所述输出信号，使得所述电平转换器的所述输出信号转变至比所述核心电压范围的低电压电平大大约一个所述阈值电压的步骤。
【文档编号】H03K19/0175GK104052454SQ201410084380
【公开日】2014年9月17日 申请日期:2014年3月7日 优先权日:2013年3月13日
【发明者】黄天建, 沈瑞滨 申请人:台湾积体电路制造股份有限公司