用于缓冲线性化的设备和方法

用于缓冲线性化的设备和方法
【专利摘要】提供了一种用于缓冲线性化的设备和方法。在【具体实施方式】中，放大器包括缓冲器电路和增益电路。缓冲器电路包括缓冲晶体管对，用于缓冲差分输入信号以产生差分缓冲信号。此外，增益电路包括增益晶体管对，其被配置成放大缓冲差分信号以产生放大的差分信号。缓冲器电路可包括线性化晶体管对，其被配置成降低缓冲器电路的输出阻抗并提供降低了响应于与增益晶体管对的CJC或CGD电容相关的位移电流而产生的差分缓冲信号电压变化的反馈。
【专利说明】用于缓冲线性化的设备和方法
【技术领域】
[0001]本发明的实施例涉及电子系统，更具体地说涉及放大器。
【背景技术】
[0002]诸如混频器、调制器和/或解调器之类的具体电子系统可包括用于放大相对弱的信号的放大器。例如，射频(RF)系统可包括用于放大混频器的输出以产生放大信号的放大器。
[0003]存在对改进的放大器的需求。而且，存在对具有高线性度和/或较宽带宽的放大器的需求。

【发明内容】

[0004]在一个实施例中，一种设备包括增益电路和缓冲器电路。增益电路包括第一增益晶体管和第二增益晶体管。第一增益晶体管的发射极电连接至第二增益晶体管的发射极，第一和第二增益晶体管具有第一类型的器件极性。缓冲器电路包括第一缓冲晶体管、第二缓冲晶体管、第一线性化晶体管和第二线性化晶体管。第一缓冲晶体管包括与第一增益晶体管的基极电连接的发射极以及配置成接收第一输入信号的基极。第二缓冲晶体管包括电连接第二增益晶体管的基极的发射极以及配置成接收第二输入信号的基极。第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性。第一线性化晶体管包括与第一增益晶体管的基极电连接的集电极以及与第一缓冲晶体管的集电极电连接的基极。第二线性化晶体管包括与第二增益晶体管的基极电连接的集电极以及与第二缓冲晶体管的集电极电连接的基极。第一和第二线性化晶体管具有第一类型的器件极性。
[0005]在另一个实施例中，一种设备包括增益电路和缓冲器电路。增益电路包括第一增益晶体管和第二增益晶体管。第一增益晶体管的源极电连接至第二增益晶体管的源极，第一和第二增益晶体管具有第一类型的器件极性。缓冲器电路包括第一缓冲晶体管，其包括与第一增益晶体管的栅极电连接的源极以及配置成接收第一输入信号的栅极。第二缓冲晶体管包括与第二增益晶体管的栅极电连接的源极以及配置成接收第二输入信号的栅极。第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性。第一线性化晶体管包括与第一增益晶体管的栅极电连接的的漏极以及与第一缓冲晶体管的漏极电连接的栅极。第二线性化晶体管包括与第二增益晶体管的栅极电连接的漏极以及与第二缓冲晶体管的漏极电连接的栅极。第一和第二线性化晶体管具有第一类型的器件极性。
[0006]在另一个实施例中，提供了一种电子放大方法。该方法包括利用缓冲器电路缓冲差分输入信号以产生差分缓冲信号，并利用增益电路放大差分缓冲信号以产生放大的差分信号。缓冲器电路包括第一缓冲晶体管、第二缓冲晶体管、第一线性化晶体管和第二线性化晶体管。在第一缓冲晶体管的基极和第二缓冲晶体管的基极之间接收差分输入信号，在第一缓冲晶体管的发射极和第二缓冲晶体管的发射极之间产生差分缓冲信号。第一缓冲晶体管的发射极电连接至第一线性化晶体管的集电极，而且第二缓冲晶体管的发射极电连接至第二线性化晶体管的集电极。第一和第二线性化晶体管具有第一类型的器件极性，而且第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性。增益电路包括第一增益晶体管和第二增益晶体管，而且在第一增益晶体管的基极和第二增益晶体管的基极之间接收差分缓冲信号。在第一增益晶体管的集电极和第二增益晶体管的集电极之间产生放大的差分信号，而且第一和第二增益晶体管具有第一类极性。
[0007]在另一个实施例中，提供了一种电子放大方法。该方法包括利用缓冲器电路缓冲差分输入信号以产生差分缓冲信号，并且利用增益电路放大差分缓冲信号以产生放大的差分信号。缓冲器电路包括第一缓冲晶体管、第二缓冲晶体管、第一线性化晶体管和第二线性化晶体管。在第一缓冲晶体管的栅极和第二缓冲晶体管的栅极之间接收差分输入信号，在第一缓冲晶体管的源极和第二缓冲晶体管的源极之间产生差分缓冲信号。第一缓冲晶体管的源极电连接至第一线性化晶体管的漏极，第二缓冲晶体管的源极电连接至第二线性化晶体管的漏极。第一和第二线性化晶体管具有第一类型的器件极性，第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性。增益电路包括第一增益晶体管和第二增益晶体管。在第一增益晶体管的栅极和第二增益晶体管的栅极之间接收差分缓冲信号，在第一增益晶体管的漏极和第二增益晶体管的漏极之间产生放大的差分信号。第一和第二增益晶体管具有第一类极性。
【专利附图】

【附图说明】
[0008]图1是包括放大器的电子系统的一个实例的示意图。
[0009]图2是根据一个实施例的放大器的示意图。
[0010]图3是根据另一实施例的放大器的示意图。
[0011]图4是根据另一实施例的放大器的示意图。
[0012]图5是三阶交调失真(MD3)与频率的对比的一个实例的示图。
[0013]图6是增益与频率的对比的一个实例的示图。
【具体实施方式】
[0014]以下对具体实施例的详细描述代表了本发明特定实施例的各种说明。但是，本发明可按照权利要求所限定和覆盖的多种不同方式(例如，权利要求所定义和覆盖的方式)来实现。在说明书中，对附图标记了参考标号，其中类似的参考标号表示相同或者功能类似的元素。
[0015]差分放大器，例如相对大的电流进行操作的差分放大器，可使用输入缓冲器来改善放大器的带宽。例如，放大器可包括缓冲器级和增益级，缓冲器级可缓冲差分输入信号以产生用于增益级的缓冲信号。
[0016]增益级可包括输入差分晶体管对，其可包括可产生位移电流的寄生电容。例如，当增益级的差分晶体管对由双极型晶体管时，双极型晶体管的基极-至-集电极或结电容(Cjc)可产生与放大期间晶体管的基极-至-集电极电压的变化相关的位移电流或C*dV/dt电流。类似地，当增益级的差分晶体管对采用场效应晶体管(FET)实现时，FET的栅极-至-漏极电容(CeD)可产生与放大期间晶体管的栅极-至-漏极电压变化相关的位移电流。[0017]Cj。或(^位移电流可导致对增益级的差分晶体管对进行驱动的缓冲器级的失真或非线性化。例如，Cje或Cra位移电流可操作来调制缓冲器级。此外，Cje或CeD位移电流本身可具有可在缓冲器的输出产生非线性电压的非线性分量。非线性电压可达到差分晶体管对的输入，并且可被增益级放大并有助于输出非线性化。
[0018]为了降低非线性化或失真，缓冲器级的偏置电流可增大以降低缓冲器级的驱动电阻。然而，增大缓冲器级的电流还会不期望地增大DC功耗。此外，增大缓冲器级的偏置电流还可能不会降低与非线性位移电流从增益级的输出终端经由差分晶体管对的Ck或(^电容器的流动相关的输出失真。
[0019]在此提供了用于缓冲线性化的设备和方法。在【具体实施方式】中，放大器包括缓冲器电路和增益电路。缓冲器电路包括用于缓冲差分输入信号以产生差分缓冲信号的缓冲晶体管对。此外，增益电路包括增益晶体管对，其被配置成放大缓冲差分信号以产生放大的差分信号。缓冲器电路可包括线性化晶体管对，其被配置成降低缓冲器电路的输出阻抗并降低响应于与增益晶体管对的Cic或CeD电容相关的位移电流而产生的差分缓冲信号的电压变化。而且，在【具体实施方式】中，电流循环晶体管对与增益晶体管对交叉耦接并且被用来使得Cjc或CeD位移电流循环回增益电路的输出以降低输出失真。
[0020]此处描述的放大器可具有改进的线性度，例如改进的交调失真(MD)和/或三阶截取点(IP3)。而且，此处描述的放大器可具有较宽带宽和/或相对低的DC功耗。
[0021 ] 包括放大器的电子系统的一个示例的概览
[0022]图1是电子系统10的一个实例的示意图。电子系统10包括放大器4、局部振荡器6和混频器8。 [0023]局部振荡器6可被用以产生具有特定频率的差分时钟信号L0+，L0_。例如，局部振荡器6可控制差分时钟信号L0+，L0_以具有适合于将射频信号的频率从载波频率降频转换至中频的降频。
[0024]混频器8被配置成从局部振荡器6接收差分射频(RF)信号RF+，RF_以及差分时钟信号L0+，L0_。此外，混频器8可对差分RF信号RF+，RF_和差分时钟信号L0+，L0_进行相乘或者混合以产生用于放大器4的差分输入信号VIN+，VIN_。按照这样的方式配置混频器8可有助于使得差分RF信号RF+，RF_的频率分量下移大约局部振荡器6的频率。
[0025]放大器4被配置成放大差分输入信号VIN+, VIN_以产生差分输出信号Vmjt+, VoUT_。所示的放大器4包括缓冲器级或电路I以及增益级或电路2。缓冲器电路I包括配置成接收差分输入信号VIN+, VIN_的差分输入以及配置成产生差分缓冲信号VBUF+, VBUF_的差分输出。增益电路2包括配置成接收差分缓冲信号VBUF+，VBUF_的差分输入以及配置成产生差分输出信号Votjt+, Vout_的差分输出。
[0026]在放大器4中引入缓冲器电路I可相对于其中省略了缓冲器电路I的配置增大放大器的带宽。例如，增益级2可具有相对低的输入阻抗，这会在其中混频器8直接提供差分输入信号VIN+，VIN_至增益级2的配置中影响放大器的带宽。相反，缓冲器电路I可具有相对高的输入阻抗和相对低的输出阻抗，因此缓冲器电路I可在其连接在混频器8和增益级2之间时增大放大器4的带宽。
[0027]放大器4可被用来提升混频器8产生的差分输入信号的幅值以产生差分输出信号V0UT+? V0UT_o放大器4可提供差分输出信号Votjt+, Votjt-至电子系统10内的其它组件和/或作为电子系统10的输出。在【具体实施方式】中，放大器4是具有可控增益的可变增益放大器(VGA)。例如，在【具体实施方式】中放大器4的增益可由用户进行数字化控制。虽然图1图示了其中放大器4包括两级的配置，但是放大器4可被调整为包括其它级。例如，放大器4可被调整为包括其它的增益级和/或输出级。
[0028]虽然图1图示了其中使用放大器4的电子系统的一个实例，但是放大器4可用于其它配置和系统。
[0029]具有高线性度的放大器的示例的概览
[0030]图2是根据一个实施例的放大器50的示意图。放大器50包括缓冲器电路11、增益电路12和电流循环电路13。
[0031]缓冲器电路11被配置成接收差分输入信号VIN+，VIN_并产生差分缓冲信号VBUF+，VBUF_。增益电路12被配置成接收差分缓冲信号VBUF+，VBUF_并产生差分输出信号V_，VTOT_。差分输入信号VIN+, Vin-可发出作为第一或非反向输入信号Vin+与第二或反向输入信号VIN_之差的信息。此外，差分缓冲信号VBUF+，VBUF_可发出作为第一或非反向缓冲信号Vbuf+与第二或反向缓冲信号VBUF_之差的信息。而且,差分输出信号Vmjt+, Vmjt-可发出作为第一或非反向输出信号Vott+与第二或反向输出信号VTOT_之差的信息。
[0032]缓冲器电路11包括第一 PNP缓冲晶体管21、第二 PNP缓冲晶体管22、第一 NPN线性化晶体管23、第二 NPN线性化晶体管24、第一电流源31、第二电流源32、第三电流源33、第一偏置电阻器41、第二偏置电阻器42、第一稳定电容器43和第二稳定电容器44。增益电路12包括第一 NPN增益晶体管25、第二 NPN增益晶体管26、第四电流源34和负载电路45。电流循环电路13包括第一 NPN电流循环晶体管27、第二 NPN电流循环晶体管28和第五电流源35。
[0033]第一 PNP缓冲晶体管21包括配置成接收非反向输入信号Vin+的基极、以及在配置成产生非反向缓冲信号Vbuf+的节点处与第一电流源31的第一终端、第一 NPN线性化晶体管23的集电极和第一 NPN增益晶体管25的基极电连接的发射极。第一 PNP缓冲晶体管21还包括集电极，其电连接至第一偏置电阻器41的第一端、第一稳定电容器43的第一端、第一NPN线性化晶体管23的基极和第一 NPN电流循环晶体管27的基极。第一偏置电阻器41还包括第二端，其电连接至第一电源电压V1，例如，接地或低电源。第一稳定电容器43还包括第二端，其电连接至第一电源电压％。第一电流源31还包括第二终端，其电连接至第二电源电压V2,例如，高电源。第一 NPN线性化晶体管23还包括发射极，其电连接至第二 NPN线性化晶体管24的发射极和第三电流源33的第一终端。第三电流源33还包括与第一电源电压V1电连接的第二终端。
[0034]第二 PNP缓冲晶体管22包括配置成接收反向输入信号VIN_的基极、以及在配置成产生反向缓冲信号VBUF_的节点处与第二电流源32的第一终端、第二 NPN线性化晶体管24的集电极和第二 NPN增益晶体管26的基极电连接的发射极。第二 PNP缓冲晶体管22还包括集电极，其电连接至第二偏置电阻器42的第一端、第二稳定电容器44的第二端、第二NPN线性化晶体管24的基极以及第二 NPN电流循环晶体管28的基极。第二偏置电阻器42还包括与第一电源电压V1电连接的第二端。第二稳定电容器44还包括与第一电源电压V1电连接的第二端。
[0035]第一 NPN增益晶体管25还包括发射极，其电连接至第四电流源34的第一终端和第二 NPN增益晶体管26的发射极。第四电流源34还包括第二终端，其电连接至第一电源电压V”第一 NPN增益晶体管25还包括集电极，其在配置成产生反向输出信号VQUT_的节点处电连接至负载电路45的第一终端和第二 NPN电流循环晶体管28的集电极。第二 NPN增益晶体管26还包括集电极集电极，其在配置成产生非反向输出信号Vtot+的节点处电连接至负载电路45的第二终端和第一 NPN电流循环晶体管27的集电极。第一 NPN电流循环晶体管27还包括发射极，其电连接至第二 NPN电流循环晶体管28的发射极和第五电流源35的第一终端。第五电流源35还包括电连接至第一电源电压V1的第二终端。
[0036]当放大器50在放大差分输入信号VIN+，VIN_时，第一和第二 NPN增益晶体管25，26的基极-至-集电极电压可随时间变化。第一和第二 NPN增益晶体管25，26的基极-至-集电极电压的变化可导致位移或C*dV/dt电流经由第一和第二 NPN增益晶体管25，26的基极-至-集电极或结电容Cic的流动。
[0037]第一和第二 NPN线性化晶体管23，24可用于降低缓冲器电路11的输出阻抗，从而有助于减小差分缓冲信号VBUF+，VBUF_的电压响应于&位移电流从第一和第二 NPN增益晶体管25，26的流动而产生的波动或变化。例如，第一偏置电阻器41和第一 NPN线性化晶体管23可操作来放大流过第一 PNP缓冲晶体管21的电流。类似地，第二偏置电阻器42和第二NPN线性化晶体管24可操作来放大流过第二 PNP缓冲晶体管22的电流。与第一和第二偏置电阻器41，42的电阻和第一和第二 NPN线性化晶体管23，24的跨导相关的放大会导致缓冲器电路11的输出阻抗相对于其中省略了第一和第二 NPN线性化晶体管23，24的配置的降低。
[0038]此外，该放大会导致第一和第二 NPN线性化晶体管23，24的集电极汲取或灌入与第一和第二 NPN增益晶体管25，26的结电容相关的位移电流的大部分。
[0039]此外，电流循环电路13可被用来使流经第一和第二 NPN增益晶体管25，26的基极-至-集电极或结电容Cy的位移电流循环。例如，第一和第二 NPN电流循环晶体管27，28的基极分别电连接至第一和第二 NPN线性化晶体管23，24的基极，第一和第二 NPN电流循环晶体管27，28的集电极相对于第一和第二 NPN增益晶体管25，26的集电极交叉耦接。
[0040]因此，当位移电流流经第一 NPN增益晶体管25的基极-至-集电极电容并进入第一 NPN线性化晶体管23的集电极时，第一 NPN电流循环晶体管27可镜像Cjc位移电流并提供镜像电流至第二 NPN增益晶体管26的集电极。这样，电流循环电路13可通过产生来自第二 NPN增益晶体管26的集电极的相应电流，补偿&位移电流从第一 NPN增益晶体管25的集电极的流动。由于放大器50不同地操作，使位移电流按照这样的方式循环可降低输出失真。
[0041]类似地，当位移电流流经第二 NPN增益晶体管26的基极-至-集电极电容Cjc并进入第二 NPN线性化晶体管24的集电极时，第二 NPN电流循环晶体管28可镜像Cjc位移电流并提供镜像电流至第一 NPN增益晶体管25的集电极。因此，电流循环电路13还可通过产生来自第一 NPN增益晶体管25的集电极的相应电流，补偿位移电流从第二 NPN增益晶体管26的集电极的流动。
[0042]图1的放大器50图示了其中其中差分发射极跟随器级已经被用来缓冲差分输入信号VIN+，VIN_的方案。此外，通过差分发射极跟随器级的电流被第一和第二偏置电阻器41，42感测，并且被第一和第二 NPN线性化晶体管23，24放大。通过按照这样的方式配置放大器，放大器的缓冲器电路的输出阻抗可减小，这将减小差分缓冲信号VBUF+，Vbuf-的电压响应于Cy位移电流从第一和第二 NPN增益晶体管25，26的流动而产生的波动。而且，所示的配置使用第一和第二 NPN电流循环晶体管27，28来将Ck位移电流循环回到放大器的输出，从而降低了与非线性Ck位移电流的流动相关的失真。
[0043]第一和第二偏置电阻器41，42可用来控制与第一和第二 NPN线性化晶体管23，24相关的反馈回路或控制回路的增益。例如，用来放大流经第一 PNP缓冲晶体管21的电流的反馈回路的增益可基于第一偏置电阻器41的电阻和第一 NPN线性化晶体管23的跨导的乘积。类似地，用来放大流经第二 PNP缓冲晶体管22的电流的反馈回路的增益可基于第二偏置电阻器42的电阻和第二 NPN线性化晶体管24的跨导的乘积。
[0044]在一个实施例中，第一和第二偏置电阻器41，42每一个具有选择成介于大约600 Ω至大约IkQ的范围内的电阻。虽然已经提供了第一和第二偏置电阻器41，42的电阻的一个不例，但是第一和第二偏置电阻器41,42可配置成具有其它电阻值,例如取决于应用、工艺和/或操作限制的电阻。
[0045]第一和第二稳定电容器43，44可被用来保持与第一和第二 NPN线性化晶体管23，24和第一和第二增益控制电阻器41，42相关的控制回路的稳定性。例如，第一和第二稳定电容器43，44可操作来限制控制回路的高频增益。在一个实施例中，第一和第二稳定电容器43，44每一个具有选择成介于大约0，3pF至大约0.5pF的范围内的电容。然而，其它电容值是可行的，例如与特定放大器配置或应用相关的电容值。例如，电容值可取决于放大器的工作频率。
[0046]虽然图2图示了根据此处描述的缓冲线性化方案的放大器的一个实施方式，但是此处的指教可应用至放大器的其它配置。例如，此处的指教可应用至包括不同组件配置和/或更多或更少组件的放大器。例如，在一个实施例中，电流循环电路13被省略。而且，虽然图2图示了 PNP缓冲晶体管和NPN增益晶体管的情况的放大器，但是其它配置是可行的。例如，此处的指教可应用至互补电路配置和/或采用其它类型的晶体管的配置。
[0047]图3是根据另一实施例的放大器100的示意图。
[0048]放大器100包括缓冲器电路61、增益电路62和电流循环电路63。缓冲器电路61包括第一至第三电流源31-33、第一和第二偏置电阻器41，42、和第一和第二稳定电容器43，44，这可以与之前描述的一样。此外，缓冲器电路61包括第一和第二 NPN缓冲晶体管71，72和第一和第二 PNP线性化晶体管73，74。增益电路62包括第四电流源34和负载电路45，这可以与之前描述的一样。增益电路62还包括第一和第二 PNP增益晶体管75, 76。电流循环电路63包括第五电流源33，这可以与之前描述的一样。电流循环电路63还包括第一和第二 PNP电流循环晶体管77，78。
[0049]图3的放大器100类似于图2的放大器50，不同之处在于图3的放大器100图示了通过利用具有相反极性类型的晶体管实现的互补配置。例如，虽然图2的放大器50包括第一和第二 PNP缓冲晶体管21，22，但是图3的放大器100包括第一和第二 NPN缓冲晶体管71，72。而且，虽然图2的放大器50包括第一和第二 NPN线性化晶体管23，24、第一和第二NPN增益晶体管25，26和第一和第二 NPN电流循环晶体管27，28，但是图3的放大器100包括第一和第二 PNP线性化晶体管73，74、第一和第二 PNP增益晶体管75，76、和第一和第二PNP电流循环晶体管77，78。放大器100的其它细节类似于之前描述的那样。[0050]图4是根据另一实施例的放大器150的示意图。
[0051]放大器150包括缓冲器电路111、增益电路112和电流循环电路113。缓冲器电路111包括第一至第三电流源31-33、第一和第二偏置电阻器41，42和第一和第二稳定电容器43，44，这可以与之前描述的一样。此外，缓冲器电路111包括第一和第二 P型金属氧化物半导体(PMOS)缓冲晶体管121，122和第一和第二 η型金属氧化物半导体(NMOS)线性化晶体管123，124。增益电路112包括第四电流源34和负载电路45，这可以与之前描述的一样。增益电路112还包括第一和第二 NMOS增益晶体管125，126。电流循环电路113包括第五电流源33，这可以与之前描述的一样。电流循环电路113还包括第一和第二 NMOS电流循环晶体管 127，128。
[0052]对于此处的使用，本领域普通技术人员可以理解的是，这些晶体管可具有由金属之外的诸如多晶硅之类的材料制成的栅极，并且可具有二氧化硅之外的电介质(例如高k电介质)制成的电介质区域。
[0053]图4的放大器150类似于图2的放大器50，不同之处在于图4的放大器150图示了采用MOS晶体管而不是双极型晶体管实现的配置。
[0054]例如，第一 PMOS缓冲晶体管121包括配置成接收非反向输入信号VIN+的栅极、以及在配置成产生非反向缓冲信号Vbuf+的节点处与第一电流源31的第一终端、第一 NMOS线性化晶体管123的漏极、和第一 NMOS增益晶体管125的栅极电连接的源极。第一 PMOS缓冲晶体管121还包括与第一偏置电阻器41的第一端、第一稳定电容器43的第一端、第一NMOS线性化晶体管123的栅极、和第一 NMOS电流循环晶体管127的栅极电连接的漏极。第一 NMOS线性化晶体管123还包括与第二 NMOS线性化晶体管124的源极和第三电流源33的第一终端电连接的源极。第二 PMOS缓冲晶体管122包括被配置成接收反向输入信号VIN_的栅极以及在配置成产生反向缓冲信号VBUF_的节点处与第二电流源32的第一终端、第二 NMOS线性化晶体管124的漏极和第二 NMOS增益晶体管126的栅极电连接的源极。第二 PMOS缓冲晶体管122还包括漏极，其电连接至第二偏置电阻器42的第一端、第二稳定电容器44的第一端、第二 NMOS线性化晶体管124的栅极以及第二 NMOS电流循环晶体管128的栅极。第一NMOS增益晶体管125还包括源极，其电连接至第四电流源34的第一终端和第二 NMOS增益晶体管126的源极。第一 NMOS增益晶体管125还包括漏极，其在配置成产生反向输出信号V0UT_的节点处电连接至负载电路45的第一终端和第二 NMOS电流循环晶体管128的漏极。第二 NMOS增益晶体管126还包括漏极，其在配置成产生非反向输出信号Vtot+的节点处电连接至负载电路45的第二终端和第一 NMOS电流循环晶体管127的漏极。第一 NMOS电流循环晶体管127还包括源极，其电连接至第二 NMOS电流循环晶体管128的源极和第五电流源35的第一终端。放大器150的其它细节类似于之前描述的那样。
[0055]虽然图4图示了根据此处的指教的MOS放大器的一种实施方式，但是其它配置也是可行的。例如，此处的指教可应用至具有相反极性类型的MOS晶体管(其中电流方向和电压偏置相应反转)的互补结构。例如，在一个实施例中，第一和第二增益晶体管被实现为PMOS晶体管，第一和第二线性化晶体管被实现为PMOS晶体管，第一和第二缓冲晶体管被实现为NMOS晶体管。
[0056]图5是三阶交调失真(MD3)与频率的对比的一个实例的示图200。
[0057]示图200包括第一至第四仿真结果201-204，其对应于针对放大器的四个配置的IMD3与频率对比的仿真。该仿真是采用190MHz调制信号和200MHz调制信号的双调制交调仿真进行的仿真。示图200的左手边的结果对应于带内MD3，示图200的右手边的结果对应于带外MD3并对应于三阶谐波(HD3)。
[0058]第一仿真结果201 (由“O”标示)对应于与图2的放大器50类似的放大器，不同之处在于该放大器省略了缓冲器电路11和电流循环电路13。第二仿真结果202(由“X”)对应于与图2的放大器50类似的放大器，不同之处在于该放大器省略了第一和第二 NPN线性化晶体管23, 24、第一和第二偏置电阻器41,42、第一和第二稳定电容器43,44和电流循环电路13。第三仿真结果203 (由“□”标示)对应于与图2的放大器50类似的放大器，不同之处在于该放大器省略了电流循环电路13。第四仿真结果204(由标示)对应于与图2的放大器50类似的放大器。
[0059]与第三仿真结果203相关的放大器对应于其中第一和第二偏置电阻器41，42每个都具有800 Ω电阻、而且第一和第二稳定电容器43,44每个都具有0.3pF电容的实施方式。与第四仿真结果204相关的放大器对应于其中第一和第二偏置电阻器41，42每个都具有800Ω电阻、而且第一和第二稳定电容器43,44每个都具有0.5pF电容的实施方式。因此，相对于第三仿真结果203，第四仿真结果204是利用更高电容值针对第一和第二稳定电容器43，44仿真出来的。当包括电流循环电路13时，第一和第二稳定电容器43，44的电容可增大以保持稳定性。
[0060]如图5的仿真结果所示，在缓冲器电路中包括线性化晶体管对，可有助于改善放大器的MD3特征。放大器的MD3可通过包括电流循环晶体管对而得到进一步改善。
[0061]虽然图5图示了根据此处描述的【具体实施方式】的仿真结果的一个示例，但是其它配置也是可行的。例如，结果可根据分量值、晶体管模型和/或工作条件而变化。
[0062]图6是增益与频率的对比的一个实例的示图220。
[0063]示图220包括第一至第四曲线221-224，其对应于针对大约60°C时仿真的放大器的四个配置的AC增益与频率的对比的仿真。第一至第四曲线221-224分别对应于针对之前针对图5的第一至第四仿真结果201-204描述的放大器的增益与频率的对比仿真。如图6所示，在缓冲器电路中包括线性化晶体管对，可改进带宽。
[0064]应用
[0065]这种方法、系统和/或设备可实施在各种电子装置中。电子装置的示例可包括但不限于消费电子产品、消费电子产品的一部分、电子测试设备等。消费电子产品的一部分的示例可包括放大器、整流器、可编程滤波器、衰减器、变频电路等。电子装置的示例还可包括存储芯片、存储模块、光网或其它通信网络的电路以及硬盘驱动电路。消费电子产品可包括但不限于无线装置、移动电话(例如，智能电话)、蜂窝基站、电话、电视机、计算机监视器、计算机、手持计算机、平板电脑、个人数字助理(PDA)、微波炉、冰箱、立体音箱系统、盒式记录器或播放器、DVD播放器、⑶播放器、数字视频记录器(DVR)、VCR、MP3播放器、无线电装置、摄像录像机、相机、数码相机、便携存储芯片、清洗器、干燥器、清洗器/干燥器、复印机、传真机、扫描器、多功能外围设备、腕表、时钟等。而且，电子装置可包括未完工的产品。
[0066]除非上下文明确地给出相反要求，否则在说明书和权利要求中，术语“包括”、“包含”、“具有”、“含有”等将被理解为包罗性含义，而不是排他性或穷尽性含义；也就是说，意思是“包括但是不限于”。此处使用的术语“耦接”或“连接”指的是直接连接或者通过一种或多个中间元素连接的两个或多个元素。此外，术语“此处”、“上”、“下”及类似意思的术语在用于本说明书时指的是本申请作为整体，而不是本申请的任何具体部分。在上下文允许的情况下，使用单数或多数的具体描述的术语也可分别包括多个或单个。术语“或”指的是两个或多个项目的列表，其覆盖该术语的下属解释的全部:列表中的任意项目、列表中的所有项目、以及列表中的项目的任意组合。
[0067]而且，此处使用的条件性用语，例如“可”、“可以”、“可能”、“能够”、“比如”、“例如”、
“诸如”等，除非明确做出相反陈述，否则在上下文的使用的理解中在总体上表示具体实施例包括，虽然其它实施例没有包含，具体特征、元素和/或状态。因此，这种条件性用语一般不表示特征、元素和/或状态在任何方式下是一个或多个实施例所需的，也不表示一个或多个实施例必须包括用于决定(不管有没有创造者输入或提示)是否包括或在任意具体实施例中执行这些特征、元素和/或状态的逻辑。
[0068]此处提供的本发明的指教可应用至其它系统，而并非必须是以上描述的系统。以上描述的各种实施例的元素和动作可组合来提供其它实施例。
[0069]虽然已经描述了本发明的具体实施例，但是这些实施例仅仅以示例的方式呈现，而不是用于限制本发明的范围。实际上，此处公开的新方法和系统可按照多种其它形式实现。而且，可以在不脱离本发明的精神的情况下对此处描述的方法和系统的形式做出各种省略、替代和改变。所附权利要求及其等价形式旨在覆盖落入本发明的范围和精神内的这些形式和变形。从而，本发明的范围仅仅由所附权利要求所限定。
【权利要求】
1.一种设备，包括: 增益电路，其包括第一增益晶体管和第二增益晶体管，其中第一增益晶体管的发射极电连接至第二增益晶体管的发射极，而且其中第一和第二增益晶体管具有第一类型的器件极性；以及 缓冲器电路，其包括: 第一缓冲晶体管，其包括发与第一增益晶体管的基极电连接的射极以及配置成接收第一输入信号的基极； 第二缓冲晶体管，其包括与第二增益晶体管的基极电连接的发射极以及配置成接收第二输入信号的基极，其中第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性； 第一线性化晶体管，其包括与第一增益晶体管的基极电连接的集电极以及与第一缓冲晶体管的集电极电连接的基极；以及 第二线性化晶体管，其包括与第二增益晶体管的基极电连接的集电极以及与第二缓冲晶体管的集电极电连接的基极，其中第一和第二线性化晶体管具有第一类型的器件极性。
2.根据权利要求1所述的设备，进一步包括: 第一偏置电阻器，其电连接在第一缓冲晶体管的集电极和第一电源电压之间；以及 第二偏置电阻器，其电连接在第二缓冲晶体管的集电极和第一电源电压之间。
3.根据权利要求2所述的设备，进一步包括: 第一稳定电容器，其电连接在第一缓冲晶体管的集电极和第一电源电压之间；以及 第二稳定电容器，其电连接在第二缓冲晶体管的集电极和第一电源电压之间。
4.根据权利要求1所述的设备，进一步包括电流循环电路，其中电流循环电路包括: 第一电流循环晶体管，其包括与第一线性化晶体管的基极电连接的基极以及与第二增益晶体管的集电极电连接的集电极；以及 第二电流循环晶体管，其包括与第二线性化晶体管的基极电连接的基极以及与第一增益晶体管的集电极电连接的集电极，其中第一和第二电流循环晶体管具有第一类型的器件极性。
5.根据权利要求4所述的设备，进一步包括: 电连接在第二电源电压与第一缓冲晶体管的发射极之间的第一电流源； 电连接在第二电源电压与第二缓冲晶体管的发射极之间的第二电流源； 第三电流源，其包括电连接至第一电源电压的第一终端以及与第一线性化晶体管的发射极和第二线性化晶体管的发射极电连接的第二终端； 第四电流源，其包括电连接至第一电源电压的第一终端以及与第一增益晶体管的发射极和第二增益晶体管的发射极电连接的第二终端；以及 第五电流源，其包括电连接至第一电源电压的第一终端以及与第一电流循环晶体管的发射极和第二电流循环晶体管的发射极电连接的第二终端。
6.根据权利要求1所述的设备，其中第一和第二增益晶体管包括NPN双极型晶体管，其中第一和第二线性化晶体管包括NPN双极型晶体管，而且其中第一和第二缓冲晶体管包括PNP双极型晶体管。
7.根据权利要求1所述的设备，其中第一和第二增益晶体管包括PNP双极型晶体管，其中第一和第二线性化晶体管包括PNP双极型晶体管，而且其中第一和第二缓冲晶体管包括NPN双极型晶体管。
8.根据权利要求1所述的设备，进一步包括混频器，其中混频器被配置成调制差分局部振荡器信号和差分射频信号以产生第一和第二输入信号。
9.根据权利要求1所述的设备，进一步包括: 负载电路，其电连接至第一增益晶体管的集电极以及第二增益晶体管的集电极，其中第二增益晶体管的集电极被配置成产生第一输出信号，而且其中第二增益晶体管的集电极被配置成产生第二输出信号。
10.一种设备，包括: 增益电路，其包括第一增益晶体管和第二增益晶体管，其中第一增益晶体管的源极电连接至第二增益晶体管的源极，而且其中第一和第二增益晶体管具有第一类型的器件极性；以及 缓冲器电路，其包括: 第一缓冲晶体管，其包括与第一增益晶体管的栅极电连接的源极以及配置成接收第一输入信号的栅极； 第二缓冲晶体管，其包括与第二增益晶体管的栅极电连接的源极以及配置成接收第二输入信号的栅极，其中第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性； 第一线性化晶体管，其包括与第一增益晶体管的栅极电连接的漏极以及与第一缓冲晶体管的漏极电连接的栅极；以及 第二线性化晶体管，其包括与第二增益晶体管的栅极电连接的漏极以及与第二缓冲晶体管的漏极电连接的栅极，其中第一和第二线性化晶体管具有第一类型的器件极性。
11.根据权利要求10所述的设备，进一步包括: 电连接在第一缓冲晶体管的漏极与第一电源电压之间的第一偏置电阻器；以及 电连接在第二缓冲晶体管的漏极与第一电源电压之间的第二偏置电阻器。
12.根据权利要求11所述的设备，进一步包括: 电连接在第一缓冲晶体管的漏极与第一电源电压之间的第一稳定电容器；以及 电连接在第二缓冲晶体管的漏极与第一电源电压之间的第二稳定电容器。
13.根据权利要求10所述的设备，进一步包括电流循环电路，其中电流循环电路包括: 第一电流循环晶体管，其包括与第一线性化晶体管的栅极电连接的栅极以及与第二增益晶体管的漏极电连接的漏极；以及 第二电流循环晶体管，其包括与第二线性化晶体管的栅极电连接的栅极以及与第一增益晶体管的漏极电连接的漏极，其中第一和第二电流循环晶体管具有第一类型的器件极性。
14.根据权利要求10所述的设备，进一步包括混频器，其中混频器被配置成调制差分局部振荡器信号和差分射频信号以产生第一和第二输入信号。
15.根据权利要求10所述的设备，其中第一和第二增益晶体管包括η型金属氧化物半导体(NMOS)晶体管，其中第一和第二线性化晶体管包括NMOS晶体管，而且其中第一和第二缓冲晶体管包括P型金属氧化物半导体(PMOS)晶体管。
16.根据权利要求10所述的设备，其中第一和第二增益晶体管包括PMOS晶体管，其中第一和第二线性化晶体管包括PMOS晶体管，而且其中第一和第二缓冲晶体管包括NMOS晶体管。
17.—种电子放大方法，包括: 利用缓冲器电路对差分输入信号进行缓冲以产生差分缓冲信号，其中缓冲器电路包括第一缓冲晶体管、第二缓冲晶体管、第一线性化晶体管和第二线性化晶体管，其中在第一缓冲晶体管的基极和第二缓冲晶体管的基极之间接收差分输入信号，其中在第一缓冲晶体管的发射极和第二缓冲晶体管的发射极之间产生差分缓冲信号，其中第一缓冲晶体管的发射极电连接至第一线性化晶体管的集电极，其中第二缓冲晶体管的发射极电连接至第二线性化晶体管的集电极，其中第一和第二线性化晶体管具有第一类型的器件极性，而且其中第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性；以及 利用增益电路放大差分缓冲信号以产生放大的差分信号，其中增益电路包括第一增益晶体管和第二增益晶体管，其中在第一增益晶体管的基极和第二增益晶体管的基极之间接收差分缓冲信号，其中在第一增益晶体管的集电极和第二增益晶体管的集电极之间产生放大的差分信号，而且其中第一和第二增益晶体管具有第一类极性。
18.根据权利 要求17所述的方法，进一步包括: 利用第一电流循环晶体管将第一位移电流经由第一增益晶体管的基极-至-集电极电容循环至第二增益晶体管的集电极，其中第一电流循环晶体管包括与第一线性化晶体管的基极电连接的基极以及与第二增益晶体管的集电极电连接的集电极，而且其中第一循环晶体管具有第一类型的器件极性；以及 利用第二电流循环晶体管将第二位移电流经由第二增益晶体管的基极-至-集电极电容循环至第一增益晶体管的集电极，其中第二电流循环晶体管包括与第二线性化晶体管的基极电连接的基极以及与第一增益晶体管的集电极电连接的集电极，其中第二电流循环晶体管具有第一类型的器件极性。
19.一种电子放大方法,包括: 利用缓冲器电路缓冲差分输入信号以产生差分缓冲信号，其中缓冲器电路包括第一缓冲晶体管、第二缓冲晶体管、第一线性化晶体管和第二线性化晶体管，其中在第一缓冲晶体管的栅极和第二缓冲晶体管的栅极之间接收差分输入信号，其中在第一缓冲晶体管的源极和第二缓冲晶体管的源极之间产生差分缓冲信号，其中第一缓冲晶体管的源极电连接至第一线性化晶体管的漏极，其中第二缓冲晶体管的源极电连接至第二线性化晶体管的漏极，其中第一和第二线性化晶体管具有第一类型的器件极性，而且其中第一和第二缓冲晶体管具有与第一类型的器件极性相反的第二类型的器件极性；以及 利用增益电路放大差分缓冲信号以产生放大的差分信号，其中增益电路包括第一增益晶体管和第二增益晶体管，其中在第一增益晶体管的栅极和第二增益晶体管的栅极之间接收差分缓冲信号，其中在第一增益晶体管的漏极和第二增益晶体管的漏极之间产生放大的差分信号，而且其中第一和第二增益晶体管具有第一类极性。
20.根据权利要求19所述的方法，进一步包括: 利用第一电流循环晶体管将第一位移电流经由第一增益晶体管的栅极-至-漏极电容循环至第二增益晶体管的漏极，其中第一电流循环晶体管包括与第一线性化晶体管的栅极电连接的栅极以及与第二增益晶体管的漏极电连接的漏极，而且其中第一循环晶体管具有第一类型的器件极性；以及 利用第二电流循环晶体管将第二位移电流经由第二增益晶体管的栅极-至-漏极电容循环至第一增益晶体管的漏极，其中第二电流循环晶体管包括与第二线性化晶体管的栅极电连接的栅极以及与第一增益晶体管的漏极电连接的漏极，其中第二电流循环晶体管具有第一类型的器 件极性。
【文档编号】H03F1/32GK104038168SQ201410069637
【公开日】2014年9月10日 申请日期:2014年2月28日 优先权日:2013年3月4日
【发明者】O·弗罗迪 申请人:美国亚德诺半导体公司