一种能产生各种格式相机数据的装置及方法
【专利摘要】本发明提供一种能产生各种格式相机数据的装置及方法。该装置包括FPGA系统模块、三个数据编码芯片、两个cameralink接口、电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路，FPGA系统模块与三个数据编码芯片分别相连；其中两个数据编码芯片的输出端与一个cameralink接口连接，另一个数据编码芯片的输出端与另一个cameralink接口连接，电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路的输出端均与FPGA系统模块连接，复位电路的输出端还与三个数据编码芯片连接。本发明能为测控系统提供各种格式相机数据，加快调试进度，延长相机使用寿命。
【专利说明】一种能产生各种格式相机数据的装置及方法
【技术领域】
[0001]本发明属于航空航天测控和工业自动化机器视觉【技术领域】，涉及一种能输出各种格式相机数据给测控系统的智能装置及方法。
【背景技术】
[0002]在航空航天测控领域和工业自动化行业，机器视觉有着广泛的应用，机器视觉的信息来源于相机或热像仪等探测设备，这类设备在实验室调试阶段也是必不可少的。但是热像仪或者某种特殊相机都有使用寿命的限制，地面调试阶段过长，会影响设备在轨使用寿命。同时当各分系统并行调试时对相机的使用需求会导致时间上的冲突，影响研制进度。另外在预研阶段，相机或热像仪还处于采购阶段，尚未交付使用，此时因缺乏相机的支持，整个系统研制进度会迟滞。
【发明内容】
[0003]本发明的目的在于对上述问题加以解决，提供一种结构设计合理、功能完善、操作方便的能产生所需各种格式相机数据的装置及方法。
[0004]为实现上述发明目的而采用的技术解决方案是:
[0005]一种能产生各种格式相机数据的装置，其特殊之处在于:包括FPGA系统模块、第一数据编码芯片、第二数据编码芯片、第三数据编码芯片、第一 cameralink接口、第二cameralink接口、电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路，FPGA系统模块与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片分别相连；第二数据编码芯片、第三数据编码芯片的输出端与第二 cameralink接口连接，第一数据编码芯片的输出端与第一 cameralink接口连接，电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路的输出端均与FPGA系统模块连接，复位电路的输出端还与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片连接。
[0006]上述第一数据编码芯片、第二数据编码芯片、第三数据编码芯片均选用DS90CR287AMTD。
[0007]上述电源模块包括芯片LT1764和芯片MIC49300，芯片LT1764将外接5V电压转化为3.3V电压，芯片MIC49300将3.3V电压转化为1.2V。
[0008]上述复位电路选用MP811复位芯片，MP811复位芯片接收复位信号后将复位电平传递给FPGA系统模块、第一数据编码芯片、第二数据编码芯片和第三数据编码芯片。
[0009]上述FPGA系统配置电路为FPGA系统模块提供配置数据，选用EPCS4SI8芯片。
[0010]上述接受外同步解码电路选用两片MAX3485芯片，两片MAX3485芯片分别接收外同差分信号，并转换为TTL电平信号后送给FPGA系统模块，同步系统生成数据。
[0011]一种能产生各种格式相机数据的方法，其特殊之处在于:包括以下步骤:
[0012]I】能产生各种格式相机数据的装置上电后，接受外同步解码电路判断是否有外同步信号；[0013]如果有外同步信号，FPGA系统模块采集外同步时钟作为能产生各种格式相机数据的装置的时钟信号；
[0014]如果没有外同步信号，FPGA系统模块采集系统时钟作为能产生各种格式相机数据的装置的时钟信号；
[0015]2】FPGA系统模块判断要产生哪种像素的相机数据，相机数据的像素为m*n ；
[0016]3】FPGA系统模块对步骤I】获得的时钟信号进行计数，生成帧频信号；在帧频信号的上升沿，使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数；
[0017]4】当步骤3】中时钟信号的计数值达到m/10时，行有效信号LVAL变低；
[0018]5】延时若干个时钟后重新使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数；
[0019]6】当步骤5】中时钟信号的达到m/10时，行有效信号LVAL变低；以LVAL的下降沿作为触发信号对行有效信号LVAL进行一次计数；
[0020]7】重复步骤6】，当行有效信号计数到η次时，行有效信号LVAL和帧有效信号FVAL同时变成低电平，一帧图像生成结束。
[0021]本发明具有的有益效果如下所述:
[0022]一、能为测控系统提供各种格式相机数据，加快调试进度，延长相机使用寿命。
[0023]二、可以避免各分系统因相机使用时间冲突，避免系统研制进度的滞后。
[0024]三、可以在产品预研阶段投入使用，加快产品研制进度。
【专利附图】
【附图说明】`
[0025]图1是本发明的电路结构原理图。
[0026]图2是FPGA系统模块生成相机数据的方法流程图。
【具体实施方式】
[0027]参见附图1，本发明包括用于产生各种格式相机数据的FPGA系统模块、第一数据编码芯片、第二数据编码芯片、第三数据编码芯片、第一 cameralink接口、第二 cameralink接口、电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路，FPGA系统模块通过FPGA普通I/O与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片分别相连，传递数据及像素时钟；第二、第三数据编码芯片的输出端与第二 cameralink接口连接，第一数据编码芯片的输出端与第一 cameralink接口连接，电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路的输出端均与FPGA系统模块连接，复位电路的输出端还与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片连接。
[0028]FPGA系统模块5通过编程实现各种格式相机原始数据输出，对FPGA系统模块5的编程模式包括AS模式和JTAG模式。第一数据编码芯片6、第二数据编码芯片7和第三数据编码芯片8三个模块接收FPGA系统模块5送入的数据，将多路TTL电平的数据转化为LVDA差分信号对。第一 cameralink接口、第二 cameralink接口用于传递LVDS差分信号,给其他系统提供相机数据。FPGA系统模块5还可发送指令给第一数据编码芯片6、第二数据编码芯片7和第三数据编码芯片8，关闭数据输出，使第一数据编码芯片6、第二数据编码芯片7和第三数据编码芯片8进入休眠状态。[0029]第一数据编码芯片、第二数据编码芯片、第三数据编码芯片选用DS90CR287AMTD。
[0030]电源模块I选用两个芯片，芯片LT1764将外接5V电压转化为3.3V电压，芯片MIC49300将3.3V电压转化为1.2V，两种电压分别为各芯片提供直流电压。
[0031]复位电路2提供整个装置复位信号，复位电路选用MP811复位芯片，MP811接收复位信号后将复位电平可靠传递给FPGA系统模块5、第一数据编码芯片6、第二数据编码芯片7和第三数据编码芯片8。
[0032]FPGA系统配置电路3为FPGA系统模块提供配置数据，其选用EPCS4SI8芯片，保存FPGA配置数据，上电自动加载配置数据。
[0033]接受外同步解码电路4选用两片MAX3485芯片，分别接收外同差分信号，并转换为TTL电平信号后送给FPGA系统模块5，同步系统生成数据。
[0034]系统时钟10为整个系统提供50M的时钟信号，系统时钟选用有源晶振。
[0035]第一cameralink 接口为 MDR26 接口(BASE)、第二 cameralink 接口为 MDR26 接口(FULL), MRD26接口选用3M公司生产的MDR26接口。
[0036]实际工作中，通过对FPGA系统模块5编程，实现各种格式相机数据的输出，FPGA系统模块5将TTL电平相机数据送给第一数据编码芯片6、第二数据编码芯片7和第三数据编码芯片8,经过编码后变成差分信号对送给c第一 cameralink接口或第二 cameralink接口，完成相机数据的产生和编码。
[0037]本发明能提供的相机数据格式包括:图像规格为320*256、640*512、1280*1024等，像素时钟为60M-150M可调，帧频100-500Hz帧/s可调。
[0038]图2是FPGA系统模块生成相机数据的方法流程图。以生成320*256像素的图像为例，FPGA系统模块生成相机数据的方法，包括以下步骤:
[0039]I】能产生各种格式相机数据的装置上电后，接受外同步解码电路判断是否有外同步号；
[0040]如果有外同步信号，FPGA系统模块采集外同步时钟作为能产生各种格式相机数据的装置的时钟信号；
[0041]如果没有外同步信号，FPGA系统模块采集系统时钟作为能产生各种格式相机数据的装置的时钟信号；
[0042]2】FPGA系统模块判断要产生哪种像素的相机数据，相机数据的像素为320*256 ；
[0043]3】FPGA系统模块对步骤I】获得的时钟信号进行计数，生成帧频信号；在帧频信号的上升沿，使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数；
[0044]4】当步骤3】中时钟信号的计数值达到32时，行有效信号LVAL变低；
[0045]5】延时若干个时钟后重新使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数；
[0046]6】当步骤5】中时钟信号的达到32时，行有效信号LVAL变低；以LVAL的下降沿作为触发信号对行有效信号LVAL进行一次计数；
[0047]7】重复步骤6】，当行有效信号计数到256次时，行有效信号LVAL和帧有效信号FVAL同时变成低电平，一帧图像生成结束。
【权利要求】
1.一种能产生各种格式相机数据的装置，其特征在于:包括FPGA系统模块、第一数据编码芯片、第二数据编码芯片、第三数据编码芯片、第一 cameralink接口、第二 cameralink接口、电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路，FPGA系统模块与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片分别相连；第二数据编码芯片、第三数据编码芯片的输出端与第二 cameralink接口连接，第一数据编码芯片的输出端与第一 cameralink接口连接，电源模块、复位电路、系统时钟、FPGA系统配置电路及接受外同步解码电路的输出端均与FPGA系统模块连接，复位电路的输出端还与第一数据编码芯片、第二数据编码芯片、第三数据编码芯片连接。
2.根据权利要求1所述的一种能产生各种格式相机数据的装置，其特征在于:第一数据编码芯片、第二数据编码芯片、第三数据编码芯片均选用DS90CR287AMTD。
3.根据权利要求1所述的一种能产生各种格式相机数据的装置，其特征在于:电源模块包括芯片LT1764和芯片MIC49300，芯片LT1764将外接5V电压转化为3.3V电压，芯片MIC49300将3.3V电压转化为1.2V。
4.根据权利要求1所述的一种能产生各种格式相机数据的装置，其特征在于:复位电路选用頂P811复位芯片，MP811复位芯片接收复位信号后将复位电平传递给FPGA系统模块、第一数据编码芯片、第二数据编码芯片和第三数据编码芯片。
5.根据权利要求1所述的一种能产生各种格式相机数据的装置，其特征在于=FPGA系统配置电路为FPGA系统模块提供配置数据，选用EPCS4SI8芯片。
6.根据权利要求1所述的一种能产生各种格式相机数据的装置，其特征在于:接受外同步解码电路选用两片MAX3485芯片，两片MAX3485芯片分别接收外同差分信号，并转换为TTL电平信号后送给FPGA系统模块，同步系统生成数据。
7.一种能产生各种格式相机数据的方法，其特征在于:包括以下步骤: I】能产生各种格式相机数据的装置上电后，接受外同步解码电路判断是否有外同步信号; 如果有外同步信号，FPGA系统模块采集外同步时钟作为能产生各种格式相机数据的装置的时钟信号； 如果没有外同步信号，FPGA系统模块采集系统时钟作为能产生各种格式相机数据的装置的时钟信号； 2】FPGA系统模块判断要产生哪种像素的相机数据，相机数据的像素为m*n ； 3】FPGA系统模块对步骤I】获得的时钟信号进行计数，生成帧频信号；在帧频信号的上升沿，使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数； 4】当步骤3】中时钟信号的计数值达到m/?Ο时，行有效信号LVAL变低； 5】延时若干个时钟后重新使行有效信号LVAL由低电平变成高电平，然后对时钟信号从I开始计数； 6】当步骤5】中时钟信号的达到m/?Ο时，行有效信号LVAL变低；以LVAL的下降沿作为触发信号对行有效信号LVAL进行一次计数； 7】重复步骤6】，当行有效 信号计数到η次时，行有效信号LVAL和帧有效信号FVAL同时变成低电平，一帧图像生成结束。
【文档编号】H03K19/0175GK103761384SQ201410022710
【公开日】2014年4月30日 申请日期:2014年1月17日 优先权日:2014年1月17日
【发明者】刘波, 郭高, 丁璐, 田广元, 陈二瑞 申请人:中国科学院西安光学精密机械研究所