基于cmos运算放大器的阈值逻辑电路的利记博彩app
【专利摘要】本发明基于CMOS运算放大器设计了一个实现阈值逻辑的电路。该电路仅由一个输入电阻阵列，一个运算放大器和一个反相器构成。其阈值由参考电压和输入权重决定，而各输入端的权重仅与反馈电阻和输入电阻的比值相关，具有很强的可重构特性，能够实现多种不同的逻辑功能。此外，本发明还以实现择多逻辑门为例，介绍该电路用于实现逻辑功能的设计方法，并通过Cadence仿真验证了其功能的正确性。基于CMOS运算放大器的阈值逻辑电路具有结构简单，可重构性强等优点，能够作为一个基本单元应用于神经网络等领域。
【专利说明】基于CMOS运算放大器的阈值逻辑电路
【技术领域】
[0001]本发明涉及集成电路【技术领域】，特别是一种基于CMOS运算放大器的阈值逻辑电路。
【背景技术】
[0002]阈值逻辑强大的逻辑功能和显著的优点，使其曾经受到广泛的关注。阈值逻辑具有比布尔逻辑更复杂的逻辑过程，所以它能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，能够增强电路的功能和提高电路的集成度。此外，阈值逻辑电路还可以作为一个基本单元应用于神经网络等领域中。因此，阈值逻辑电路的研究具有重要的意义。
[0003]目前，基于CMOS晶体管的阈值逻辑电路主要包括电容型和电流型。但是由于这些电路不能很好地实现阈值逻辑的功能，使得阈值逻辑的研究逐渐降温。本发明试图使用一种基于CMOS运算放大器的电路来有效地实现阈值逻辑。
【发明内容】
[0004]本发明的目的是提供一种基于CMOS运算放大器的阈值逻辑电路，该电路具有很强的可重构特性，只需改变输入电阻，反馈电阻和参考电压就可以实现多种不同的逻辑功倉泛。
[0005]本发明采用以下方案实现:一种基于CMOS运算放大器的阈值逻辑电路，其特征在于:包括第一信号V1输入端、第二信号V2输入端、第三信号V3输入端以及一电压Vrat输出端；所述的第一信号V1输入端经一输入电阻R1与一反馈电阻Rf的一端以及运算放大器的正端连接；所述第二信号V2输入端经一输入电阻R2与所述运算放大器的正端连接；所述第三信号V3输入端经一输入电阻R3与所述运算放大器的正端连接；所述运算放大器的负端接一参考电压；所述运算放大器的输出端与所述反馈电阻Rf的另一端以及一反相器的输入端连接；所述反相器的输出端与所述电压Vwt输出端连接。
[0006]在本发明一实施例中，所述阈值逻辑电路的工作原理是根据输入的权重计算总输入值，并将总输入值与阈值进行比较；若总输入值大于等于阈值，则输出为逻辑1，否则为逻辑O ;其阈值逻辑要满足的逻辑方程为:
【权利要求】
1.一种基于CMOS运算放大器的阈值逻辑电路,其特征在于:包括第一信号V1输入端、第二信号V2输入端、第三信号V3输入端以及一电压Vtjut输出端；所述的第一信号V1输入端经一输入电阻R1与一反馈电阻Rf的一端以及运算放大器的正端连接；所述第二信号V2输入端经一输入电阻R2与所述运算放大器的正端连接；所述第三信号V3输入端经一输入电阻R3与所述运算放大器的正端连接；所述运算放大器的负端接一参考电压；所述运算放大器的输出端与所述反馈电阻Rf的另一端以及一反相器的输入端连接；所述反相器的输出端与所述电压Vrat输出端连接。
2.根据权利要求1所述的基于CMOS运算放大器的阈值逻辑电路，其特征在于:所述阈值逻辑电路的工作原理是根据输入的权重计算总输入值，并将总输入值与阈值进行比较；若总输入值大于等于阈值，则输出为逻辑1，否则为逻辑O ;其阈值逻辑要满足的逻辑方程为:
3.根据权利要求2所述的基于CMOS运算放大器的阈值逻辑电路，其特征在于:所述的电压 Vrat 应满足1?)(6) 其中，』是输入电压经过电阻阵列加权后的总输入值，
4.根据权利要求3所述的基于CMOS运算放大器的阈值逻辑电路，其特征在于:所述的阈值逻辑为择多逻辑，该择多逻辑对应的阈值逻辑表达式为:
— sgn(xi + + X5 - 2) (7)
tW = SgnfirI2) (8)
Vtwii = -.~(Pr i+Pr 2 ?.矿 s—2)(9 ) 其中Vratl为运算放大器的输出电压；由式(7)可知，输入权重均为1，阈值为2，即W1=W2= W3=I, Θ =2 ;对应的 VQUt, Voutl 如式(8), (9)所示；
又由式(6)可知，Vth=2, R1= R2= R3= Rf, Vref=Vth/(!+W1 + w2 +w3) =2/4=0.5。
【文档编号】H03K19/20GK103560781SQ201310524380
【公开日】2014年2月5日 申请日期:2013年10月31日 优先权日:2013年10月31日
【发明者】魏榕山, 陈锦锋, 何明华 申请人:福州大学