一种高速极窄脉冲数字合成装置制造方法
【专利摘要】本发明公开了一种高速极窄脉冲数字合成装置，数字脉冲信号通过高速极窄脉冲数字合成装置后，产生出脉宽小于200ps的可控极窄脉冲信号。可控极窄脉冲信号宽度取决于下降沿与上升沿信号之间的相对延迟，因此通过控制可编程延迟线就实现了脉宽可调的极窄脉冲合成。这样整个装置进一步提高了最小脉宽的数字合成能力，同时具有脉宽可控能力的模块化性能。
【专利说明】一种高速极窄脉冲数字合成装置
【技术领域】
[0001]本发明属于高速脉冲产生【技术领域】，更为具体地讲，涉及一种高速极窄脉冲数字合成装置。
【背景技术】
[0002]极窄脉冲信号是各种电子设备冲激响应测试的关键因素，是高精度定时技术、时域反射技术与时域传输技术的基础。对于各种射频器/部件与设备、数字设备与系统的测试与研制至关重要，在航空航天、雷达、通信、集成电路、半导体特性测试等各个相关电子行业都有着广泛的应用。同时，高速脉冲信号发生器、高速数据/码型发生器、时域反射计、线缆测试仪等通用测试仪器中，极窄脉冲合成装置都是关键部件。
[0003]随着射频电子、微波技术的飞速发展，宽带通信、脉冲雷达等新兴技术及新型半导体材料的不断涌现，使得各种高速高性能的探测设备的应用也越来越广泛。高速极窄脉冲、快沿脉冲、深度可编程脉冲等技术已经逐步成为高速高性能电子系统发展的关键技术中的重要内容。其中数字化极窄脉冲的合成技术，由于利于集成和可标准化、模块化的优点，其设计需求更加广泛。
[0004]由于半导体、集成电路、数字电路测试，以及通信、雷达、探测等领域中对中小功率的通用型脉冲信号的需求不断凸现高速化，对脉冲宽度的要求不断提高，并且标准化、模块化、易集成的需求也变得更加普遍。但是，脉冲产生的传统方法是通过振荡电路或者频率合成与整形相结合来实现，其产生脉冲宽度受限于信号频率，特别是对于现代脉宽小于Ins的超高速射频应用。而且，传统方法还存在脉宽可控能力低、脉宽精度低等缺陷，电路相对复杂，难以标准化。因此，传统方法限制了脉冲宽度的进一步极窄化，难以保证脉宽精度、实现脉宽可调，且硬件电路复杂难以标准化、模块化。高速脉冲的数字化合成与控制具有脉宽精度高、控制方便、电路简单等优点，在高速电子设备、器件的测试中应用广泛。但是，由于受器件传输延迟和传输线性能的限制目前还缺乏最小脉宽小于Ins且具有脉宽可控能力的模块化的极窄脉冲合成装置。
【发明内容】
[0005]本发明的目的在于克服现有技术的不足，提供一种高速极窄脉冲数字合成装置，进一步提高了最小脉宽的数字合成能力，同时具有脉宽可控能力的模块化性能。
[0006]为实现上述发明目的，本发明高速极窄脉冲数字合成装置，其特征在于，包括扇出电路，脉宽控制电路，第一脉宽锐化电路，第二脉宽锐化电路，脉冲波形合成电路；
[0007]扇出电路包括信号扇出器；
[0008]脉宽控制电路包括可编程延迟线；
[0009]第一脉宽锐化电路包括第一 D触发器和第一传输门；
[0010]第二脉宽锐化电路包括第二 D触发器和第二传输门；
[0011 ] 脉冲波形合成电路包括第三D触发器；[0012]信号扇出器将输入的数字脉冲信号Sin扇出为上升沿信号&和下降沿信号St两路初始同步的信号，上升沿信号&分别送入第一脉宽锐化电路中的第一传输门和第一 D触发器的CLK端,第一传输门的输出信号S1/送入第一 D触发器的CLR端,下降沿信号St直接送入可编程延迟线，可编程延迟线的输出信号ST_D分别送入第二脉宽锐化电路中的第二传输门和第二 D触发器的CLK端,第二传输门的输出信号ST_D’送入第二 D触发器的CLR端,第一 D触发器Q端的输出信号S’ ^送入第三D触发器的CLK端,第二 D触发器Q端的输出信号S’ T_D送入第三D触发器的CLR端，再通过第三D触发器Q端输出可控极窄脉冲信号Squt ；
[0013]第一 D触发器、第二 D触发器、第三D触发器的D端均为高电平VCC。
[0014]其中，可编程延迟线为数控可编程延迟线或模拟电平控制延迟线；数控可编程延迟线直接通过外围电路提供延迟线控制数据，模拟电平控制延迟线先将外围电路提供的延迟线控制数据通过数模转换电路转换后再提供延迟线控制数据。脉宽控制电路控制脉冲波形合成电路输出的可控极窄脉冲信号Sott的宽度。脉宽锐化电路锐化后的脉冲宽度小于脉冲波形合成电路输出的可控极窄脉冲信号Sot宽度。
[0015]本发明的发明目的是这样实现的:
[0016]本发明高速极窄脉冲数字合成装置，数字脉冲信号通过高速极窄脉冲数字合成装置后，产生出脉宽小于200ps的可控极窄脉冲信号。可控极窄脉冲信号宽度取决于下降沿与上升沿信号之间的相对延迟，因此通过控制可编程延迟线就实现了脉宽可调的极窄脉冲合成。
[0017]同时，本发明高速极窄脉冲数字合成装置还具有以下有益效果:
[0018](I)、通过高速极窄脉冲数字合成装置产生的脉冲信号，具有脉宽小且精度高、脉宽可控能力强等优点，并且整个装置电路简单能够广泛应用于高速电子设备和器件中。
[0019](2)、高速极窄脉冲数字合成装置与传统的振荡电路或频率合成与整形相结合相t匕，产生脉冲宽度不在受限于脉冲频率，脉冲频率可以超过2GHz。
【专利附图】
【附图说明】
[0020]图1是本发明高速极窄脉冲数字合成装置电路图；
[0021]图2是本发明高速极窄脉冲数字合成装置的一种具体实施方案原理框图；
[0022]图3是图1中SIN、SL, St、St_d、ST_D’、Sl'、S’ L, S’ T_D和输出信号Squt的数字信号时序波形图。
【具体实施方式】
[0023]下面结合附图对本发明的【具体实施方式】进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
[0024]实施例
[0025]图1是本发明高速极窄脉冲数字合成装置电路图。
[0026]在本实施例中，如图1所示，高速极窄脉冲数字合成装置包括扇出电路1，脉宽控制电路2，第一脉宽锐化电路3，第二脉宽锐化电路4，脉冲波形合成电路5 ;扇出电路I包括信号扇出器Ul ;脉宽控制电路2包括可编程延迟线U2 ;第一脉宽锐化电路3包括第一 D触发器U4和第一传输门U3 ;第二脉宽锐化电路4包括第二 D触发器U6和第二传输门U5 ;脉冲波形合成电路5包括第三D触发器U7 ；
[0027]信号扇出器Ul将输入的数字脉冲信号Sin扇出为上升沿信号&和下降沿信号St两路初始同步的信号，上升沿信号&分别送入第一脉宽锐化电路3中的第一传输门U3和第一 D触发器U4的CLK端,第一传输门U3的输出信号S1/送入第一 D触发器U4的CLR端,下降沿信号St直接送入可编程延迟线U2，可编程延迟线U2的输出信号ST_D分别送入第二脉宽锐化电路4中的第二传输门U5和第二 D触发器U6的CLK端，第二传输门U5的输出信号ST_D’送入第二 D触发器U6的CLR端，第一 D触发器U4Q端的输出信号S’ L送入第三D触发器U7的CLK端，第二 D触发器U6Q端的输出信号S’ T_D送入第三D触发器U7的CLR端，再通过第三D触发器U7Q端输出可控极窄脉冲信号Squt ；
[0028]第一 D触发器U4、第二 D触发器U6、第三D触发器U7的D端均为高电平VCC。该脉冲频率可超过2GHz，最小脉宽小于200ps。
[0029]图2是本发明高速极窄脉冲数字合成装置的一种具体实施方案原理框图。
[0030]在本实施例中，如图2所述，高速极窄脉冲数字合成装置对数字脉冲进行脉冲宽度的极窄化和控制，与外围数字脉冲产生装置6、控制总线、8外部控制系统9构成脉冲发生器或码型发生器的主体部分。其中，扇出电路I对输入数字脉冲信号Sin扇出为两路初始同步的信号:上升沿信号&、下降沿信号ST，上升沿信号&送入脉宽锐化电路3，下降沿信号St送入脉宽控制电路2后再送入脉宽锐化电路4。脉宽控制电路2采用可编程延迟线通过增加下降沿信号St延迟量TD，来控制合成脉冲的宽度。脉宽锐化电路3、4则均由D触发器和一个传输门来构成，利用传输门具有的较短传输时间(Tpd2)的特性，使得D触发器的时钟端信号与清零端信号到达D触发器的时间间隔极短(等于传输门延迟TPD2)，实现沿信号脉冲的脉宽锐化。以上升沿信号的脉宽锐化过程为例:当送入D触发器CLK端信号由出现上升沿时，由于D触发器D端固定为高，因此D触发器经过传输延迟Tpd3后输出由低变为高(即完成上升沿)；当送入D触发器CLR的信号为高时，D触发器输出被清零，输出端经过清零延迟Τα?后由高变为低(及完成下降沿);由此一个完成的正脉冲就通过CLK端送入的和CLR端送入的SJ合成输出了一个宽度基本等于传输门延迟的超窄脉冲。下降沿信号的脉宽锐化过程相同。经过锐化后的数字脉冲3\和S’T_D被送入脉冲波形合成电路5中，分别作为D触发器的CLK与CLR端输入。D触发器D端固定为高，当CLK端输入信号S’ L的超窄脉冲的上升沿到来，D触发器输出经过传输延迟Tpd3后输出为高(完成上升沿传递)，当CLR端输入信号S’ T_D的超窄脉冲的高电平出现时，D触发器经过清零延迟Tasil后D触发器输出由高变低(完成下降沿传递)，以此重复实现脉冲的连续输出SOTT。在本实施例中，脉宽锐化电路要求锐化后的脉冲宽度应小于合成输出的最小脉冲宽度(包括正/负脉冲宽度)，才能保证合成脉冲宽度能够具有最小脉宽要求，同时输出的最大正脉冲宽度能够达到信号周期与最小脉宽的差值。
[0031]在本实施例中，数字脉冲产生装置6、D/A电路7、控制总线8和外部控制系统9为转换装置外部电路。数字脉冲产生装置6，可以是可编程数字脉冲产生模块电路，也可以时钟模块或者数据发生器(RZ/R1输出)。主要为本装置提供初步合成的数字脉冲信号。控制总线8为转换装置中的脉宽控制电路2提供延迟线控制数据，或者为D/A电路7提供控制数据，实现合成脉宽的控制。D/A电路7为模拟电平控制的延迟电路提供控制电平，从而实现合成脉宽的精密控制。
[0032]高速极窄脉冲数字合成装置对于通过在本装置的上升沿信号路径中加入相同的脉宽控制电路进行补偿等局部扩展的电路结构同样有效，扩展后合成脉宽可以不受延迟线最小延迟的限制，从而进一步减小脉宽。
[0033]高速极窄脉冲数字合成装置对于差分信号和单端信号均有效，当输入信号为差分(或单端)信号时，只要选择相应触发器、延迟电路、组合运算电路为对应的差分(或单端)输入输出型，就能保证同样窄脉冲合成能力。另外，传输门不限定具体类型。
[0034]高速极窄脉冲数字合成装置对于不同逻辑电平如ECL、TTL、CMOS、CML等均有效，只要选择具有对应电平标准的触发器、延迟线和组合运算电路就能保证具有同样的窄脉冲合成能力。
[0035]图3是图1中SIN、SL, St、St_d、ST_D’、Sl'、S’ L, S’ T_D和输出信号Squt的数字信号时序波形图。
[0036]如图3所示，Sin为待调整的数字脉冲信号，Sl为扇出得到的上升沿信号，Sl'是&经过第一传输门延迟后的上升沿清零信号，S’ L为脉宽锐化后的上升沿信号，St为扇出后的下降沿信号，ST_D是St经过脉宽控制电路得到的延迟控制后的下降沿信号，ST_D经过第二传输门后得到下降沿清零ST_D’信号，S’ T_D为延迟后再脉宽锐化得到的下降沿信号，Stot为合成的可控极窄脉冲信号。其中，Tpdi为扇出电路的传输延迟，Tpd2为传输门的传输延迟，Tpd3为D触发器的时钟输入到数据输出的传输延迟，Td为可编程延迟线产生的可控信号延迟，Tcled为触发器清零信号到输出信号清零之间的延迟，PWl为锐化后的脉冲宽度，PW2为合成的极窄脉冲宽度。
[0037]尽管上面对本发明说明性的【具体实施方式】进行了描述，以便于本【技术领域】的技术人员理解本发明，但应该清楚，本发明不限于【具体实施方式】的范围，对本【技术领域】的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
【权利要求】
1.一种高速极窄脉冲数字合成装置，其特征在于，包括扇出电路(1)，脉宽控制电路(2)，第一脉宽锐化电路(3)，第二脉宽锐化电路(4)，脉冲波形合成电路(5)； 扇出电路(I)包括信号扇出器(Ul)； 脉宽控制电路(2)包括可编程延迟线(U2)； 第一脉宽锐化电路(3)包括第一 D触发器(U4)和第一传输门(U3); 第二脉宽锐化电路(4)包括第二 D触发器(U6)和第二传输门(U5); 脉冲波形合成电路(5)包括第三D触发器(U7)； 信号扇出器(Ul)将输入的数字脉冲信号Sin扇出为上升沿信号&和下降沿信号St两路初始同步的信号，上升沿信号&分别送入第一脉宽锐化路(3)中的第一传输门(U3)和第一 D触发器(U4)的CLK端,第一传输门(U3)的输出信号S1/送入第一 D触发器(U4)的CLR端，下降沿信号St直接送入可编程延迟线(U2)，可编程延迟线(U2)的输出信号ST_D分别送入第二脉宽锐化电路(4)中的第二传输门(U5)和第二 D触发器(U6)的CLK端，第二传输门(U5)的输出信号ST_D’送入第二 D触发器(U6)的CLR端,第一 D触发器(U4) Q端的输出信号S’ L送入第三D触发器(U7)的CLK端，第二 D触发器(U6)Q端的输出信号S’ T_D送入第三D触发器(U7)的CLR端，再通过第三D触发器(U7) Q端输出可控极窄脉冲信号Squt ； 第一 D触发器(U4)、第二 D触发器(U6)、第三D触发器(U7)的D端均为高电平VCC。
2.根据权利要求1所述的高速极窄脉冲数字合成装置，其特征在于，所述的可编程延迟线(U2)为数控可编程延迟线和模拟电平控制延迟线；数控可编程延迟线直接通过外围电路提供延迟线控制数据，模拟电平控制延迟线先将外围电路提供的延迟线控制数据通过数模转换电路转换后再提供延迟线控制数据。
3.根据权利要求1所述的高速极窄脉冲数字合成装置，其特征在于，所述的脉宽控制电路控制脉冲波形合成电路输出的可控极窄脉冲信号Stm的宽度。
4.根据权利要求1所述的高速极窄脉冲数字合成装置，其特征在于，所述的脉宽锐化电路锐化后的脉冲宽度小于脉冲波形合成电路输出的可控极窄脉冲信号Stot宽度。
【文档编号】H03K5/13GK103490749SQ201310441566
【公开日】2014年1月1日 申请日期:2013年9月25日 优先权日:2013年9月25日
【发明者】付在明, 周文建, 戴志坚, 马德坤, 黄建国, 田书林 申请人:电子科技大学