一种片上电容校正装置和方法
【专利摘要】本发明公开了一种片上电容校正装置和方法，所述装置包括：已校正电阻、开关电容阵列、比较器电路、逻辑控制电路、以及一端接地、另一端与开关电容阵列相连的开关；具体的，输入电流I流经已校正电阻，产生电压V1；输入电流kI对开关电容阵列充电T时间，产生电压V2；比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路；逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制所述开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，重复上述充电、比较过程。本发明降低了比较器电路的难度，减小了电容阵列所需调试的范围，提高了电容校正的精度。
【专利说明】一种片上电容校正装置和方法
【技术领域】
[0001]本发明涉及移动通信领域，尤其涉及一种片上电容校正装置和方法。
【背景技术】
[0002]在移动通信系统中，如RF transceiver (射频收发器)中，如图1所示，需要高精度的模数转换器ADC、接收链路/发射链路滤波器RX/TX Filter,要想实现高精度的ADC和Filter，需要有高精度的片上电容，但是，一般的电容都会随着工艺、温度等因素的变化有一个很大的误差变化，如TSMC 40nm工艺中的电容误差约为±20%。所以需要一个校正电路对电容进行自动校正，以达到一个很高的精度(例如，±1%)。
[0003]传统的校准电路的结构如图2所示，图中I1=I2,11流过电阻产生电压V1,12对电容充电产生电压V2，通过比较器比较V1和V2的电压来调整电容，从而达到对滤波器进行调试的目的。但是，在该电路结构中，电阻与电容类似，也会随着工艺、温度等因素的变化有一个很大的误差变化(误差为±20%)，因此，产生的电压V1也是变化的。这样就会增大两个电压比较的准确性和难度，同时也会增大电容阵列所需调试的范围，从而减小了电容校正的精度。
【发明内容】
[0004]本发明提供一种片上电容校正装置和方法，用以解决现有技术中电容校准电路的准确性和精度较低，不满足需求的问题。
[0005]为了解决上述问题，本发明采用的技术方案如下:
[0006]一方面，本发明提供一种片上电容校正装置，包括:已校正电阻、开关电容阵列、比较器电路、逻辑控制电路、以及开关，所述开关一端接地，另一端与所述开关电容阵列相连；
[0007]输入电流I流经所述已校正电阻，产生电压V1 ；
[0008]输入电流kl对所述开关电容阵列充电T时间，产生电压V2 ;其中，k为正整数；
[0009]所述比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路；
[0010]所述逻辑控制电路在'小于等于％时，输出校正结束信号；否则，控制所述开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，重复上述充电、比较过程。
[0011]可选地，本发明所述装置还包括:电流镜电路，所述电流I和电流kl为所述电流镜电路输出的电流。
[0012]可选地，本发明所述装置中，比较器电路在所述开关电容阵列充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与V2进行比较。
[0013]可选地，本发明所述装置中，所述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期。
[0014]可选地，本发明所述装置中，所述设定量的电容值为一个单位电容值。[0015]另一方面，本发明提供一种片上电容校正方法，应用于本发明所述校正装置中，包括:
[0016]步骤1，输入电流I流经已校正电阻，产生电压V1 ;输入电流kl对开关电容阵列充电T时间，产生电压V2 ;其中，k为正整数；
[0017]步骤2，比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路；
[0018]步骤3，逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，返回步骤I。
[0019]可选地，本发明所述方法中，所述步骤I中，电流I和电流kl为电流镜电路输出的电流。
[0020]可选地，本发明所述方法中，所述步骤2中，所述比较器电路在所述开关电容阵列充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与V2进行比较。
[0021]可选地，本发明所述方法中，所述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期。
[0022]可选地，本发明所述方法中，所述设定量的电容值为一个单位电容值。
[0023]本发明有益效果如下:
[0024]本发明所述方法和装置，通过采用已经校正的电阻进行电容校正，不仅可以降低比较器电路的难度，而且减小了电容阵列所需调试的范围，提高了电容校正的精度。
【专利附图】
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为现有技术中片上电容应用场景图；
[0027]图2为现有技术中电容校正电路的结构图；
[0028]图3为本发明实施例一所述的片上电容校正装置的结构框图；
[0029]图4为本发明实施例二所述的片上电容校正装置的结构框图；
[0030]图5为本发明实施例二所述装置实现电容校正的流程图；
[0031]图6为本发明实施例三提供的一种片上电容校正方法的流程图。
【具体实施方式】
[0032]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]为了解决现有技术中存在的问题，本发明实施例提供一种片上电容校正装置和方法。所述装置采用一个已经校正的电阻R_cal进行电容校正，极大的提高了校正精度，电阻的校正精度越高，电容的校正精度也随之增高，本实施例中建议电阻的校正精度达到±1%。需要说明的是，本实施例中，对于如何校正电阻不作具体限定，本领域技术人员可以根据目前已有的任何校正技术进行电阻校正，校正精度越高越优。下面就通过几个具体实施例对本发明的技术方案进行详细说明。
[0034]实施例一
[0035]本实施例提供一种片上电容校正装置，如图3所示，包括:已校正电阻R_cal、开关电容阵列Cap_SWitch、比较器电路、逻辑控制电路、以及开关SW，所述开关SW —端接地，另一端与所述开关电容阵列相连；
[0036]输入电流I流经已校正电阻R_cal，产生电压V1 ；
[0037]输入电流kl对开关电容阵列Cap_switch充电T时间，产生电压V2 ;其中，k为正整数；
[0038]比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路；
[0039]逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制开关SW闭合，待开关电容阵列Cap_switch放电至零后，断开开关SW,以及控制开关SW电容阵列减小设定量的电容值后，重复上述充电、比较过程。
[0040]优选地，比较器电路在开关电容阵列Cap_SWitch充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与V2进行比较。也就是说，比较器电路在开关电容阵列Cap_switch充电后，并不立刻进行电压比较，而是等待一段时间，待V2稳定后，再进行比较，这样可以进一步提高校正准确性。
[0041]优选地，本实施例中，所述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期；所述设定量的电容值为一个单位电容值。
[0042]实施例二
[0043]本发明实施例提供一种片上电容校正装置，如图4所示，包括Comparator电路(t匕较器电路)、R_cal电阻(已校正电阻)、OPA电路(运放电路)、Cap_switch (开关电容阵列)、Mirror电路(电流镜电路)、Sff (开关)、SAR_logic控制电路(逐次逼近逻辑控制电路)。利用SAR_logic控制电路逐步减小Cap_switch电路中的电容值,并通过Comparator电路不断比较R_cal电阻和Cap_switch电路上的电压值,从而实现高精度的电容校正。
[0044]本实施例中，根据具体需求选择适当的Vref和所需的R_cal电阻值。电流I会通过R_cal电阻产生电压V1，同时电流I通过一个高精度(± 1%以内)的电流镜后的电流kl
一Id.?
会对Cap_SWitch电路中的电容进行充电并产生电压V2 ;其中，V1=1.1Lcal I =下，C为
Cap_switch的电容值。
[0045] 基于上述电路结构，下面详细阐述本实施例中电容校正的整体流程图，如图5所示。当SAR_logic控制电路接收到一个校正开始的信号后，在一个时钟周期开始时，SW断开，此时电流kl开始对Cap_SWitch电路进行充电(充电时间为T，为时钟周期的一半)，V2开始慢慢增大，T时间后，充电停止，此时为了保持Cap_SWitch电路上的电压V2不变以保证Comparator电路对V1和V2进行比较的准确性，SW仍然断开(比较停留的时间为四分之一个时间周期)。当检测到V2大于或者等于V1时，Comparator电路会输出一个校正结束信号，校正结束。而当检测到V2小于V1时，无校正信号输出，比较停留的时间结束后，为了保证下一周期再次比较的准确度以及整体校正电路所能实现的精度，SW此时开始接通使得Cap_switch中的电荷开始释放直至电压V2为零，为了放电充分，放电时间为四分之一个时间周期，同时，SAR_logic控制电路会减小Cap_switch中一个LSB的电容值。当下一个时钟周期开始时，SW又重新断开，电流kl再次开始对调整后的Cap_SWitch进行充电，V2又慢慢升高，充电T时间后，充电停止，Comparator电路再次对V1和V2进行比较检测，如此充电、比较、放电和SAR_logic控制电路减小Cap_switch中一个LSB的电容过程不断重复,直至Comparator电路测到V2大于或者等于V1时，输出一个校正结束信号，校正结束。此时Cap_switch中的电容值即为校正后的高精度的电容。
[0046]实施例三
[0047]如图6所75,本发明实施例提供一种片上电容校正方法,该方法应用于实施例一或二所述的校正装置中，具体包括:
[0048]步骤S601，输入电流I流经已校正电阻，产生电压V1 ;输入电流kl对开关电容阵列充电T时间，产生电压V2 ;其中，k为正整数；
[0049]优选地，该步骤中，电流I和电流kl为电流镜电路输出的电流，所述k为复制电流的比例系数。
[0050]步骤S602，比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路；
[0051]优选地，该步骤中，比较器电路在开关电容阵列充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与V2进行比较。
[0052]步骤S603，逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，返回步骤S601。
[0053]优选地，该步骤中，设定量的电容值为一个单位电容值；
[0054]优选地，上述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期。
[0055]综上所述，本发明实施例提供的装置和方法，通过采用已经校正的电阻进行电容校正，不仅可以降低比较器电路的难度，而且减小了电容阵列所需调试的范围，提高了电容校正的精度。
[0056]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种片上电容校正装置，其特征在于，包括:已校正电阻、开关电容阵列、比较器电路、逻辑控制电路、以及开关，所述开关一端接地，另一端与所述开关电容阵列相连； 输入电流I流经所述已校正电阻，产生电压V1 ； 输入电流kl对所述开关电容阵列充电T时间，产生电压V2 ;其中，k为正整数； 所述比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路； 所述逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制所述开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，重复上述充电、比较过程。
2.如权利要求1所述的装置，其特征在于，所述装置还包括:电流镜电路，所述电流I和电流kl为所述电流镜电路输出的电流。
3.如权利要求1或2所述的装置，其特征在于，所述比较器电路在所述开关电容阵列充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与V2进行比较。
4.如权利要求3所述的装置，其特征在于，所述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期。
5.如权利要求1或2或4所述的装置，其特征在于，所述设定量的电容值为一个单位电容值。
6.一种应用权利要求1所述装置进行片上电容校正的方法，其特征在于，包括: 步骤1，输入电流I流经已校正电阻，产生电压V1 ;输入电流kl对开关电容阵列充电T时间，产生电压V2;其中，k为正整数； 步骤2，比较器电路对V1与V2进行比较，并将比较结果输出至逻辑控制电路； 步骤3，逻辑控制电路在V1小于等于V2时，输出校正结束信号；否则，控制开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，返回步骤I。
7.如权利要求6所述的方法，其特征在于，所述步骤I中，电流I和电流kl为电流镜电路输出的电流。
8.如权利要求6或7所述的方法，其特征在于，所述步骤2中，所述比较器电路在所述开关电容阵列充电T时间后，进行比较等待，并在设定的比较停留时间到达时，对V1与^进行比较。
9.如权利要求8所述的方法，其特征在于，所述充电时间T、比较停留时间、以及放电时间之和为一个时钟周期。
10.如权利要求6或7或9所述的方法，其特征在于，所述设定量的电容值为一个单位电容值。
【文档编号】H03K19/00GK104009747SQ201310059540
【公开日】2014年8月27日 申请日期:2013年2月26日 优先权日:2013年2月26日
【发明者】周栋梁, 陆京辉, 刘永才, 谢豪律 申请人:中兴通讯股份有限公司