专利名称：一种预加重装置的利记博彩app
技术领域：
本实用新型涉及通信技术领域，尤其涉及一种预加重装置。
背景技术：
通信系统中在很高的频率(GHz以上)和低压(IV左右)的环境下会，高频信号在信道传输中的衰减很明显。为了补偿信道传输中的高频信号衰减，可以采取信号预加重或者预加重的方法，对传输数据中的高频部分进行补偿或者对低频进行衰减，使得接收到的高频和低频信号的幅度一致，获得比较好的信号眼图。在低电源电压、高速的通信协议和标准中，预加重技术变得越来越重要。传统的预加重处理的过程是:先将并行数据转换为高速串行数据，再分别得到D[η]和D[n]经过延时一个周期后的信号D[n_l]，然后差分信号D[η]、D[n_l]分别控制输出驱动级上的两个差分对进行预加重的处理，同时将预加重信号传输出去。但是由于传统的预加重方法是直接对高速信号对处理，所以功耗很大并且导致信号的抖动也很大，在实际制作过程中版图的布局很复杂不方便。
实用新型内容本实用新型要解决的主要技术问题是，提供一种预加重装置能够在低功耗下实现预加重处理。为解决上述技术问题，本实用新型提供一种预加重装置，其具体技术方案如下:一种预加重装置，其特征在于，包括:并行数据接收模块、数据转换模块、电流控制模块及预加重处理模块；所述并行数据接 收模块将接收并行数据；所述数据转换模块将所述并行数据转换成串行数据输出给所述预加重处理模块；所述电流控制模块获取所述并行数据中相邻数据的相位关系，并根据所述相位关系生成用于调节预加重处理模块的尾电流的电流控制信号；所述预加重处理模块根据所述控制信号对所述高速的串行数据进行预加重处理。进一步地，所述预加重装置还包括:用于稳定输出信号的共模电平的电平控制模块；所述电平控制模块根据所述电流控制信号产生电平控制信号，所述预加重处理模块根据所述电平控制信号和所述电流控制信号对所述高速的串行数据进行预加重处理获取共模电平稳定的输出信号。进一步地，所述电流控制模块包括:相位获取子模块、相位关系获取模块和电流控制处理子模块；所述相位获取子模块获取并行数据中相邻数据的相位，所述相位关系获取模块对相邻数据的相位进行异或处理得到相邻数据之间的相位关系，所述电流控制处理子模块根据所述相位关系生成电流控制信号。进一步地，所述预加重处理模块包括:电平处理子模块和预加重处理模块；所述电平处理子模块与预加重处理子模块串联，所述电平处理子模块根据所述电平控制信号控调节经过预加重处理子模块预加重处理后的输出信号的共模电平。[0011]进一步地，所述电平处理子模块为可调电阻；所述可调电阻接收所述电平控制信号通过改变自身的阻值来调节所述预加重处理子模块输出信号的共模电平。进一步地，所述相邻数据为位于同一个周期内的相邻数据。进一步地，所述预加重处理子模块包括:第一 NMOS管、第二 NMOS管、第一电阻、第二电阻、和电流源；所述第一 NMOS管和第二 NMOS管的源极接电流源；第一 NMOS管的漏极接第一电阻，第二 NMOS管的漏极接第二电阻；所述第一电阻和第二电阻的另一端接所述可调电阻；所述可调电阻的另一端接电源VDD，电流源的另一端接地；所述第一NMOS管和第二NMOS管的栅极分别接入串行数据；预加重处理子模块的输出信号分别从所述第一 NMOS管和第二 NMOS管的漏极输出。本实用新型的有益效果是:本实用新型提供了一种预加重装置能够在低功耗下实现预加重处理。该装置包括:并行数据接收模块、数据转换模块、电流控制模块及预加重处理模块；所述并行数据接收模块将接收并行数据；所述数据转换模块将所述并行数据转换成串行数据输出给所述预加重处理模块；所述电流控制模块获取所述并行数据中相邻数据的相位关系，并根据所述相位关系生成用于调节预加重处理模块的尾电流的电流控制信号；所述预加重处理模块根据所述控制信号对所述高速的串行数据进行预加重处理。该装置能够在并行信号转换为串行数据之前获得电流控制信号，然后把电流控制信号传给预加重处理模块，直接控制预加重处理模块输出的电流，来获得预加重的效果。对比传统的方法，版图布局更加方便，减少了高速信号的处理从而降低了功耗，减小抖动，改善信号传输质量。
图1为本实用新型实施例中预加重装置的第一种结构示意图；图2为本实用新型实施例中预加重装置的第二种结构示意图；图3为本实用新型实施例中预加重装置的第三种结构示意图；图4为本实用新型实施例中预加重装置的第四种结构示意图；图5为本实用新型实施例中预加重处理模块的结构示意图。
具体实施方式
本实用新型的核心思想是通过从并行数据中获取控制信号来控制预加重处理模块对数据的预加重处理过程，相比传统的预加重处理过程版图布局更加方便，减少了高速信号的处理从而降低了功耗，减小抖动，改善信号传输质量。下面通过具体实施方式
结合附图对本实用新型作进一步详细说明。如图1所示为本实施例的预加重装置，包括:并行数据接收模块、数据转换模块、电流控制模块及预加重处理模块；其中并行数据接收模块将接收并行数据；所述数据转换模块将所述并行数据转换成串行数据输出给所述预加重处理模块；所述电流控制模块获取所述并行数据中相邻数据的相位关系，并根据所述相位关系生成用于调节预加重处理模块的尾电流的电流控制信号；所述预加重处理模块根据所述控制信号对所述高速的串行数据进行预加重处理。图1所示的预加重装置能够从并行数据中获取相邻数据的相位关系从而生成控制信号，该控制信号能够调节预加重处理模块的尾电流从而达到预加重效果。不需要像传统预处理装置那样使用高速的差分信号来控制预加重处理模块来达到预加重效果。减少了对高速信号的处理过程降低了整个装置的功耗。在实际的处理过程中，使用电流控制信号调节预加重处理模块尾电流的大小，会导致预加重处理模块输出信号的共模电平变化。所以为了克服这个缺陷，如图2所示本实施例的预加重装置还包括:用于稳定输出信号的共模电平的电平控制模块；所述电平控制模块根据所述电流控制信号产生电平控制信号，所述预加重处理模块根据所述电平控制信号和所述电流控制信号对所述高速的串行数据进行预加重处理获取共模电平稳定的输出信号。本实施例中的电平控制模块是根据电流控制信号产生电平控制信号的，电平控制信号可以与电流控制信号之间关联。如图3所示本实施的电流控制模块可以包括:相位获取子模块、相位关系获取模块和电流控制处理子模块；电流控制信号的产生过程为:相位获取子模块获取并行数据中相邻数据的相位，所述相位关系获取模块对相邻数据的相位进行异或处理得到相邻数据之间的相位关系，所述电流控制处理子模块根据所述相位关系生成电流控制信号。下面以IObit数据为例进行说明电流控制信号的产生过程:Di [η]为当前的并行数据， =0, 1...9。Di[n+1]为下一个周期的并行数据。A[i]，i=0, I…9，代表为相邻两位数据的相位关系，可以直接通过异或实现。本实施例中相邻两位数据可以为处于同一个周期的相邻的两位数据。如下为获得A[i]的过程:AO=DO [n] Xor Dl [η]Al=Dl [n] Xor D2 [η]A8=D8 [η] Xor D9 [η]A9=D9 [η] Xor DO[η+1]Α0、ΑΡ..Α9代表了相邻数据之间的相位关系，若A[i]=l，表明相邻的两位数据出现了 0、1跳变，通过A[i]产生一组控制码Β[ ]， =0，Ρ..9，Β[ ]控制预加重处理模块的尾电流的大小，这样可以调节输出信号的摆幅，从而达到了输出信号的预加重的效果。如图4所示在本实施中预加重处理模块可以包括:电平处理子模块和预加重处理子模块，所述电平处理子模块与预加重处理子模块串联；在电平控制模块生成电平控制信号传输给预加重处理模块后，预加重处理模块的具体处理过程为:电平处理子模块根据所述电平控制信号控调节经过预加重处理子模块预加重处理后的输出信号的共模电平。本实施例中预加重处理模块中的电平处理模块可以为可调电阻，可调电阻接收所述电平控制信号通过改变自身的阻值来调节所述预加重处理子模块输出信号的共模电平。以上面所举的例子来说明，通过B[i]调节尾电流的大小，会导致输出信号D0UTP、DOUTN的共模电平变化。通过在电源和负载电阻之间加入可调电阻，可能稳定输出信号的共模电平。控制码B[i]与电平控制码C[i]存在一定的关系，当B[i]增加输出尾电流时，C[i]要求能按比例减小可调电阻的大小；当耵1]降低输出尾电流时，C[i]要求按比例增大可调电阻的大小。
本实施例的预加重装置中电流控制处理子模块根据相位关系产电流控制信号的过程为:[0040]同样以上面所举的例子来说明根据A[i]产生B[i]的过程:假设A[i]为0101010101，i=0、l、2、……9可以通过取反的方式来获取B[i]:对A[i]进行取反得到 B[i]，此时 B[i]=1010101010，i=0、l、2、......8 ；同理是否可以通过取反方式从电流控制信号B[i]得到电平控制信号C[i]，若B[i]=1010101010，i=0、l、2、......8 ;则 C[i]=0101010101i=0、l、2、......9。当B[i]=l时，将相对应的串行数据传输至预加重处理子模块，通过增加预加重处理子模块的电流，对串行数据进行预加重。由于电流控制信号调节预加重处理子模块尾电流的大小，会导致预加重处理子模块输出信号的共模电平变化，所以此时电平控制模块对电流控制信号B[i]取反得到一组电平控制信号C[i];当耵1]=1时，取反得到C[i]=0;此时电平处理子模块(为可调电阻时)会相应的减小自身的电阻。本实施例中产生B[i]这一组控制码后可以通过电流的开关控制尾电流的大小。如图5所示，本实施例中的预加重处理子模块包括:第一NMOS管201、第二NMOS管202、第一电阻203、第二电阻204、和电流源205 ;所述第一 NMOS管201和第二 NMOS管202的源极接电流源；第一 NMOS管201的漏极接第一电阻203，第二 NMOS管202的漏极接第二电阻；所述第一电阻203和第二电阻204的另一端接所述可调电阻206 ;所述可调电阻206的另一端接电源VDD，电流源205的另一端接地；所述第一 NMOS管201和第二 NMOS管202的栅极分别接入串行数据(D[n]P、D[n]N);预加重处理子模块的输出信号(D0UTN、D0UTP)分别从所述第一 NMOS管201和第二 NMOS管202的漏极输出。图5中，电流控制模块产生的电流控制信号调节电流源的大小达到预加重的效果，电平控制模块产生的电平控制信号调节可调电阻的阻值，使得输出稳定的输出信号。本实施例的预加重装置对比传统预加重的方法，版图布局更加方便，减少了高速信号的处理，有利于降低功耗，减小抖动，改善信号传输质量。以上内容是结合具体的实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下， 还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
权利要求1.一种预加重装置，其特征在于，包括:并行数据接收模块、数据转换模块、电流控制模块及预加重处理模块； 所述并行数据接收模块将接收并行数据；所述数据转换模块将所述并行数据转换成串行数据输出给所述预加重处理模块；所述电流控制模块获取所述并行数据中相邻数据的相位关系，并根据所述相位关系生成用于调节预加重处理模块的尾电流的电流控制信号；所述预加重处理模块根据所述控制信号对所述高速的串行数据进行预加重处理。
2.如权利要求1所述的预加重装置，其特征在于，所述预加重装置还包括:用于稳定输出信号的共模电平的电平控制模块；所述电平控制模块根据所述电流控制信号产生电平控制信号，所述预加重处理模块根据所述电平控制信号和所述电流控制信号对所述高速的串行数据进行预加重处理获取共模电平稳定的输出信号。
3.如权利要求2所述的预加重装置，其特征在于，所述电流控制模块包括:相位获取子模块、相位关系获取模块和电流控制处理子模块；所述相位获取子模块获取并行数据中相邻数据的相位，所述相位关系获取模块对相邻数据的相位进行异或处理得到相邻数据之间的相位关系，所述电流控制处理子模块根据所述相位关系生成电流控制信号。
4.如权利要求3所述的预加重装置，其特征在于，所述预加重处理模块包括:电平处理子模块和预加重处理子模块；所述电平处理子模块与预加重处理子模块串联，所述电平处理子模块根据所述电平控制信号控调节经过预加重处理子模块预加重处理后的输出信号的共模电平。
5.如权利要求4所述的预加重装置，其特征在于，所述电平处理子模块为可调电阻；所述可调电阻接收所述电平控制信号通过改变自身的阻值来调节所述预加重处理子模块输出信号的共模电平。
6.如权利要求1-5任一项所述的预加重装置，其特征在于，所述相邻数据为位于同一个周期内的相邻数据。
7.如权利要求6所述的预加重装置，其特征在于，所述预加重处理子模块包括:第一NMOS管、第二 NMOS管、第一电阻、第二电阻、和电流源；所述第一 NMOS管和第二 NMOS管的源极接电流源；第一 NMOS管的漏极接第一电阻，第二 NMOS管的漏极接第二电阻；所述第一电阻和第二电阻的另一端接所述可调电阻；所述可调电阻的另一端接电源VDD，电流源的另一端接地；所述第一 NMOS管和第二 NMOS管的栅极分别接入串行数据；预加重处理子模块的输出信号分别从所述第一 NMOS管和第二 NMOS管的漏极输出。
专利摘要本实用新型公开了一种预加重装置，该预加重装置包括并行数据接收模块、数据转换模块、电流控制模块及预加重处理模块；所述并行数据接收模块将接收并行数据；所述数据转换模块将所述并行数据转换成串行数据输出给所述预加重处理模块；所述电流控制模块获取所述并行数据中相邻数据的相位关系，并根据所述相位关系生成用于调节预加重处理模块的尾电流的电流控制信号；所述预加重处理模块根据所述控制信号对所述高速的串行数据进行预加重处理。该预加重装置能够在低功耗下实现预加重处理。
文档编号H03K19/0185GK202998056SQ20122068006
公开日2013年6月12日 申请日期2012年12月11日 优先权日2012年12月11日
发明者易生涛 申请人:中兴通讯股份有限公司