信号传送装置的利记博彩app

专利名称：信号传送装置的利记博彩app
技术领域：
本实用新型涉及一种信号传送装置，尤其涉及一种具有噪音消除功能的信号传送
>J-U ρ α装直。
背景技术：
以往，在混合动力汽车、电动汽车、家电设备、工业设备及医疗设备的领域中，使用有使输入输出端间直流性地绝缘、且为了进行信号的传送而使用隔离器的信号传送装置。作为使用隔离器、即绝缘变压器传送脉冲状信号的装置，提出有例如专利文献I (日本专利特愿2010-104192号)、专利文献2 (日本专利特愿2010-283929号)、专利文献3(日本专利特愿2011-129825号)及专利文献4(日本专利特开2010-10762号公报)等。专利文献I (日本专利特愿2010-104192号)、专利文献2 (日本专利特愿2010-283929号)、专利文献3 (日本专利特愿2011-129825号)与本申请人相关，提供即便在连续施加噪音的情况下，也可降低叠加在输入信号的噪音的影响、并且可一面将低压侧与高压侧电性绝缘一面进行信号的授受的噪音除去电路、使用有绝缘变压器的信号传送电路及电力转换装置。专利文献4(日本专利特开2010-10762号公报)与本申请人有关，其中揭示了具有自我诊断功能的功率半导体的驱动电路装置及使用其的信号传送装置。图9表示以往的信号传送装置900。信号传送装置包含电子控制装置110、输入侧电路120、变压器电路130、比较器CM1、CM2、噪音消除电路140、正反器FF及输出端子150。在信号传送装置900中，电子控制装置110例如在与混合动力汽车的控制机构之间进行信号的交换，其是用以进行车整体的控制的电子控制单元(Ε⑶，ElectronicControl Unit)。输入侧电路120包含第I脉冲转换电路121、第2脉冲转换电路123及反相器125。变压器电路130包含第I变压器Tl、第2变压器T2。变压器电路130如专利文献I及专利文献2所揭示般,可形成在IC(Integrated Circuit,集成电路)芯片上或IC芯片内，这些变压器有时称为微变压器或者隔离器。第I变压器Tl包含一次绕组Tll及二次绕组T12。一次绕组Tll及二次绕组T12的各一端均连接在接地电位，但在一次绕组Tll的一端连接在第I接地电位GND1、二次绕组T12的一端连接在第2接地电位GND2的情况下，各自连接在不同的接地电位。即，一次绕组Tll与二次绕组T12直流性地分离。在第I变压器Tl的二次绕组T12侧连接有比较器CMl。从二次绕组T12侧输出的信号经由比较器CMl输入至噪音消除电路140。第2变压器T2包含一次绕组T21及二次绕组T22。一次绕组T21及二次绕组T22的各一端均连接在接地电位，但在一次绕组T21的一端连接在第I接地电位GND1、二次绕组T22的一端连接在第2接地电位GND2的情况下，各自连接在不同的接地电位。即，在变压器T2中，一次绕组T21与二次绕组T22也直流性地分离。[0014]在第2变压器T2的二次绕组T22侧连接有比较器CM2。从二次绕组T22侧输出的信号经由比较器CM2输入至噪音消除电路140。从噪音消除电路140取出两个信号。一个为与第I变压器Tl侧同步的设置信号Ps,另一个为与第2变压器T2侧同步的重置信号Pr。噪音消除电路140包含第I延迟 信号生成电路141a、第2延迟信号生成电路141b、第I屏蔽信号生成电路143a、第2屏蔽信号生成电路143b、第I逻辑运算电路部145a、及第2逻辑运算电路部145b。具有所述构成的信号传送装置900以分别由不同的变压器即变压器Tl及T2传送从低到高切换输出的信号与从高到低切换输出的信号的方式动作。另外，在同时对变压器Tl与变压器T2输出有不标准的信号即噪音的情况下，借助比较器CM1、CM2及噪音消除电路140的作用，具有使比较器CMl、CM2的参照电位以上的噪音不输出至正反器FF的功能。[先前技术文献][专利文献][专利文献I]日本专利特愿2010-104192号[专利文献2]日本专利特愿2010-283929号[专利文献3]日本专利特愿2011-129825号[专利文献4]日本专利特开2010-10762号公报

实用新型内容[实用新型所要解决的问题]然而，所述以往例的信号传送装置中，在输入至变压器Tl、T2的噪音电平互不相同的情况下，噪音消除无法正常地工作而引起错误动作。[解决问题的技术手段]本实用新型的信号传送装置包含变压器，使一次绕组与二次绕组直流性地分离，且一次绕组与二次绕组相互连接在不同的接地电位；第I比较器及第2比较器，被输入来自所述变压器的二次绕组的输出；延迟信号生成部，被输入所述第I比较器的输出；及屏蔽信号生成部，被输入所述第2比较器的输出。所述第I比较器与所述第2比较器也可包含迟滞比较器或窗比较器。对所述第I比较器及所述第2比较器的第I输入端输入来自所述变压器的二次绕组的输出，对所述第I比较器的第2输入端被赋予第I参照电位，对所述第2比较器的第2输入端被赋予第2参照电位，所述第I参照电位大于所述第2参照电位的绝对值。进而优选所述变压器包含第I变压器与第2变压器，且信号传送装置包含第3比较器及第4比较器，被输入来自所述第2变压器的二次绕组的输出；延迟信号生成电路，被输入所述第3比较器的输出；及屏蔽信号生成电路，被输入所述第4比较器的输出。信号传送装置包含第I延迟信号，使来自第I比较器的输出延迟且设定为第I脉冲宽度；第I屏蔽信号，使来自第2比较器的输出延迟且设定为较所述第I脉冲宽度大的脉冲宽度；第2延迟信号，使来自第3比较器的输出延迟且设定为第2脉冲宽度；第2屏蔽信号，使来自第4比较器的输出延迟且设定为较所述第2脉冲宽度大的脉冲宽度；第1逻辑运算电路部，对所述第I延迟信号与所述第2屏蔽信号进行逻辑运算处理；及第2逻辑运算电路，对所述第2延迟信号与所述第I屏蔽信号进行逻辑运算处理；且叠加在所述第I延迟信号及所述第2延迟信号的噪音分别通过所述第2噪音屏蔽信号及所述第I噪音屏蔽信号屏蔽。第I屏蔽信号的脉冲宽度大于第2延迟信号的脉冲宽度,第2屏蔽信号的脉冲宽度大于第I延迟信号的脉冲宽度。根据技术内容7或8中任一项所述的信号传送装置，其中第I逻辑运算电路部及第2逻辑运算电路部分别包含或门电路、或非门电路、与门电路及与非门电路中的至少一个。从第I逻辑运算电路部及所述第2逻辑运算电路部输出的信号各自分别用作正反 器的设置信号及重置信号。另外，本实用新型的信号传送装置为脉冲转换电路，该脉冲转换电路包含 第I脉冲生成部，检测传送信号的上升边沿而生成小于所述传送信号的脉冲宽度的第I转换脉冲；及第2脉冲生成部，检测所述脉冲状的传送信号的下降边沿而生成小于所述传送信号的脉冲宽度的第2转换脉冲；且所述脉冲转换电路中，所述第I转换脉冲被输入至所述第I变压器的一次绕组侧，并向其二次绕组侧传送所述转换脉冲，且所述第2转换脉冲被输入至所述第2变压器的一次绕组侧，并向其二次绕组侧传送所述转换脉冲。[实用新型的效果]本实用新型的信号传送装置即便噪音电平不同的噪音叠加也不会产生错误动作，因此能提供可靠性较高的信号传送电路。

图I是表示本实用新型的实施形态I的信号传送装置的电路图。图2A是表示本实用新型的实施形态I的第I延迟生成电路及其周边部的框图。图2B是表示本实用新型的实施形态I的第2延迟生成电路及其周边部的框图。图3是示意性地表示本实用新型的实施形态I的噪音消除电路中所生成的信号的时序图。图4表不本实用新型的传送信号Sin与第I输入信号IN11、第2输入信号IN22的时序图。图5是表示本实用新型的信号传送装置中的标准信号的时序图。图6A是为了说明在本实用新型的信号传送装置中通过噪音消除电路消除噪音的状态而准备的第I时序图。图6B是为了说明在本实用新型的信号传送装置中通过噪音消除电路消除噪音的状态而准备的第2时序图。图7是为了说明在本实用新型的信号传送装置中通过噪音消除电路消除噪音的状态而准备的第3时序图。图8是表示本实用新型的实施形态2的信号传送装置的电路图。图9是表示以往的信号传送装置的电路图。[符号的说明]100 信号传送装置[0052]110电子控制装置120输入侧电路121第I脉冲转换电路123第2脉冲转换电路130变压器电路·140噪音消除电路140A第I屏蔽电路部140B第2屏蔽电路部141a第I延迟信号生成电路141b第2延迟信号生成电路143a第I屏蔽信号生成电路143b第2屏蔽信号生成电路145a第I逻辑运算电路部145b第2逻辑运算电路部149a、149b与门电路147a、147b信号延迟电路150输出端子FF正反器CMl、CM2、CM_M1、CM_M2比较器CM1_H、CM2_H迟滞比较器INll第I输入信号IN21第2输入信号IN12第I屏蔽输入信号IN22第2屏蔽输入信号IN1D、INIS、IN2D、IN2S 延迟信号INIM第I屏蔽信号IN2M第2屏蔽信号Pr重置信号Ps设置信号Sin传送信号Sal、Sa2信号Tl 第I变压器T2 第2变压器
具体实施方式
(实施形态I)图I是示意性地表示本实用新型的实施形态I的信号传送装置的电路图。信号传送装置100包含电子控制装置110、输入侧电路120、变压器电路130、比较器CMl、CM2、CM_M1、CM_M2、噪音消除电路140、正反器FF、及输出端子150。[0087]在信号传送装置100中，电子控制装置110例如在与混合动力汽车的控制机构之间进行信号的交换而进行车整体的控制。在电子控制装置110中例如生成脉冲状的传送信号 Sin。输入侧电路120包含第I脉冲转换电路121、第2脉冲转换电路123及反相器125。由电子控制装置110生成的传 送信号Sin在构成输入侧电路120的第I脉冲转换电路121及第2脉冲转换电路123中，分别被转换为小于传送信号Sin的脉冲宽度的特定的脉冲宽度。第I脉冲转换电路121检测传送信号Sin的上升边沿而生成未图示的第I转换脉冲。第2脉冲转换电路123检测传送信号Sin的下降边沿而生成未图示的第2转换脉冲。如前述般，第I转换脉冲及第2转换脉冲的脉冲宽度设定为小于传送信号Sin的脉冲宽度，但其大小在例如传送信号Sin的脉冲宽度为25 μ S时，第I及第2转换脉冲Sal、Sa2设定为例如5nS左右。由此实现输入侧电路120及变压器电路130的消耗电力的降低化。反相器125是用以检测传送信号Sin的下降边沿而准备的。如果准备反相器125，则第I脉冲转换电路121与第2脉冲转换电路123能够以相同的电路构成。当然，也可不单独设置反相器125而使其内置在第2脉冲转换电路123侧。此外，也可为第I脉冲转换电路121检测传送信号Sin的下降边沿，且由第2脉冲转换电路123检测上升边沿。变压器电路130包含第I变压器Tl、第2变压器T2。变压器电路130能够形成在IC芯片上或IC芯片内，这些变压器有时称作微变压器或者隔离器。第I变压器Tl包含一次绕组Tll及二次绕组T12。一次绕组Tll及二次绕组T12的各一端均连接在接地电位，但在一次绕组Tll的一端连接在第I接地电位GNDl、二次绕组T12的一端连接在第2接地电位GND2的情况下各自连接在不同的接地电位。接地电位GNDl与接地电位GND2相互直流性地绝缘。由此，连接在第I变压器Tl的一次绕组Tll侧的输入侧电路120与连接在第I变压器Tl的二次绕组T12侧的后述的噪音消除电路140、正反器FF等直流性地绝缘。此外，所谓直流性地绝缘是指两者的接地电位不是以导体连接。因第I变压器Tl、第2变压器T2的一次绕组侧与二次绕组侧直流性地绝缘而被称为隔离器。将从第I变压器Tl的一次绕组侧Tll向二次绕组T12侧的信号传送率设为I，如果无视两者的信号延迟，则能够在二次绕组T12侧取出与输出至一次绕组Tll侧的信号等效的信号。此处“等效”是指振幅及相位大致相等。此外，对于第2变压器T2也可说与第I变压器Tl相同。S卩，二次绕组T12、T22中所产生的信号即信号Sal、Sa2各自与上述第I转换脉冲及第2转换脉冲等效。在第I变压器Tl的二次绕组T12侧连接有比较器CMl及CM_M1。比较器CMl及CM_M1具有使其前段部与后段部耦合的作用。即，为了缓冲在将变压器电路130与噪音消除电路140直接电性连接时产生的不良情形，例如进行阻抗匹配。另外，如果对比较器CMl及CM_M1的第2输入端赋予特定的参照电位，则能够以参照电位为基准进行波形整形。此外，也可使比较器CMl及CM_M1具有放大机构或衰减机构。另外，在二次绕组T12侧取出的信号Sal也能够以大致原本的大小传送至噪音消除电路140，但信号的振幅既可放大，另外也可缩小。从第2脉冲转换电路123输出的未图示的第2转换脉冲如上所述输出至第2变压器T2的一次绕组T21，从二次绕组T22侧输出信号Sa2。从二次绕组T22侧输出的信号Sa2输入至比较器CM2及比较器CM_M2的第I输入端。来自比较器CM2及CM_M2的输出分别输入至噪音消除电路140。比较器CM2及CM_M2具有使其前段部与后段部耦合的作用。S卩，为了缓冲在将变压器电路130与噪音消除电路140直接电性连接时所产生的不良情形例如进行阻抗匹配。另外，如果对比较器CM2及CM_M2的第2输入端赋予特定的参照电位，则可参照其进行波形整形。此外，也可使比较器CM2及CM_M2具有放大机构或衰减机构。另外，在二次绕组T22侧取出的信号Sa2也能够以大致原本的大小传送至噪音消除电路140，但信号的振幅既可放大，另外也可缩小。对比较器CMl及CM2的第2输入端赋予用以传送标准信号的特定的参照电位Vth_
A。另外，对比较器CM_M1及CM_M2的第2输入端赋予用以除去噪音的特定的参照电位Vth_
B。本实用新型的一大特征在于设置具有不同参照电位Vth_A、Vth_B的比较器。比较器的构成及详细的电路构成在后述中加以明确。 此外，也可在比较器011、01_11、012、01_112的前段或后段中的至少一侧设置放大机构、移相机构，以移相至特定振幅的大小及特定的大小。从噪音消除电路140取出两个信号。一个为与第I变压器Tl侧同步的设置信号Ps,另一个为与第2变压器T2侧同步的重置信号Pr。噪音消除电路140是用以去除叠加在输入至比较器CM1、CM2、CM_M1及CM_M2的信号中的噪音而准备的。本实用新型的另一个特征在于设置噪音消除电路140。噪音消除电路140的详细的电路构成在后述中得以明确。噪音消除电路140包含第I延迟信号生成电路141a、第2延迟信号生成电路141b、第I屏蔽信号生成电路143a、第2屏蔽信号生成电路143b、第I逻辑运算电路部145a、第2逻辑运算电路部145b。本实用新型的一实施形态中使用第I逻辑运算电路部145a、第2逻辑运算电路部145b，但并不限定于此。除了或非门电路(NOR)以外，还可使用与门电路(AND)、与非门电路(NAND)及或门电路(OR)中的至少一个。另外，也可组合这些所谓的逻辑电路。这样各种逻辑电路的至少一个在本说明书中能够构成逻辑运算电路部。本说明书使用“噪音屏蔽”的语句与“噪音消除”的语句。已知有如下的“噪音屏蔽”及“噪音消除”的方法，即产生例如伪噪音，由原本的噪音加上或者减去该伪噪音而使原本的噪音被除去或衰减。然而，本说明书中所使用的“噪音屏蔽”是指不产生伪噪音而使用逻辑运算电路部以不输出原本的噪音的方式进行逻辑运算。另外，“噪音消除”作为是指由几个噪音屏蔽电路构成的电路整体者而使用。第I延迟信号生成电路141a是用以使从比较器CMl输出的第I输入信号INll延迟而生成第I延迟信号INlS而准备的。此外，本说明书中所使用的“延迟”是指以信号的上升边沿及下降边沿的至少一方侧在时间上较迟地产生的方式进行信号处理。因而，在“延迟”之前的信号与“延迟”之后的信号的两者间，脉冲宽度可相同，或者变小(变窄)。或者会造成变大(变宽)。另外，使第I输入信号INll延迟的目的，直接来说在于由第I逻辑运算电路部145a正常进行与后述的第2屏蔽信号IN2M的逻辑运算。详情在后述中得以明确。第I屏蔽信号生成电路143a是用以屏蔽叠加在从第2延迟信号生成电路141b取出的延迟信号IN2S的噪音而准备的。即，由第I屏蔽信号生成电路143a生成的第I屏蔽输出信号INlM以从比较器CM1_M1取出的第I屏蔽输入信号IN12为基础而生成，但所生成的信号是用以屏蔽叠加在从比较器CM2取出的信号的噪音而准备的。第2延迟信号生成电路141b是为了使第2输入信号IN21延迟而生成延迟信号IN2S而准备的。使第2输入信号IN21延迟的目的与之前所述的生成延迟信号INlS的情况相同。即，用以由第2逻辑运算电路145b在与第I屏蔽输出信号INlM之间进行特定的逻
辑运算。第2屏蔽信号生成电路143b是用以屏蔽叠加在从信号生成电路141a取出的延迟信号INlS的噪音而准备的。即，由第2屏蔽信号生成电路143b生成的第2屏蔽信号IN2M以从比较器CM_M2取出的第I屏蔽输入信号IN12为基础而生成，但所生成的信号是用以屏蔽叠加在从比较器CMl取出的信号的噪音而准备的。正反器FF是为了恢复到与从电子控制装置110输出的传送信号Sin相同的状态而准备的。此处“恢复”是指大致恢复到原信号的形态、位置。即，传送信号Sin为了使在输入侧电路120及变压器电路130的消耗电力降低而减小脉冲宽度实施信号处理，但作为用以最终恢复到原本状态的信号的恢复电路而准备有正反器FF。设置信号Ps输入至正反器FF的设置端子S。由此，正反器FF设置为设置状态。重置信号Pr输入至正反器FF的重置端子R。由此，正反器FF设置为重置状态。从正反器FF输出的输出信号Sout取出至输出端子150。取出至输出端子150的输出信号Sout例如用以控制未图示的IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)的接通·断开而使用。图2A表示图I所示的第I延迟信号生成电路141a的内部电路，并且是将其周边的电路部去除而得者。即，第I屏蔽电路部140A包含第I延迟信号生成电路141a、第2屏蔽信号生成电路143b、及第I逻辑运算电路部145a。从比较器CMl取出的第I输入信号INll输入至构成第I延迟信号生成电路141a的一部分的与非门电路149a的第I输入端xl，并且输入至信号延迟电路147a。作为延迟信号INlD从信号延迟电路147a取出，所取出的延迟信号INlD输入至与非门电路149a的第2输入端x2。对与非门电路149a的输出端x3输出对第I输入信号INll与延迟信号INlD进行了否定逻辑积运算的延迟信号IN1S。在第I逻辑运算电路部145a准备有两个输入端，对第I输入端yl输入延迟信号IN1S，对第2输入端y2输入第2屏蔽信号IN2M。第2屏蔽信号IN2M由第2屏蔽信号生成电路143b生成。在第I输入信号INll与第I屏蔽输入信号IN21以相同时序输入的情况下，就第2屏蔽信号IN2M而言，延迟信号INlS与第2屏蔽信号IN2M具有特定的相位差。第I逻辑运算电路部145a进行延迟信号INlS与第2屏蔽信号IN2M的否定逻辑和运算，仅在两者的信号均为低电平时，在其输出端y3表现高电平。因而，从第I脉冲转换电路121取出的第I转换脉冲Sal经由第I变压器Tl、比较器CMl及CM_M1、第I延迟信号生成电路141a、及第I逻辑运算电路部145a而取出，但延迟信号INlS受到经由第2脉冲转换电路123、第2变压器T2、比较器CM_M2、及第2屏蔽信号生成电路143b而生成的第2屏蔽信号IN2M的制约。即，在第2屏蔽信号IN2M为高电平的期间，叠加在延迟信号INlS的噪音成分通过第I逻辑运算电路部145a而被屏蔽。从第I逻辑运算电路部145a输出的设置信号Ps输入至正反器FF的设置端子S，设置后段的正反器FF。图2B所示的第2噪音屏蔽电路部140B与图2A所示的第I屏蔽电路部140A协作而构成噪音消除电路140。图2B表示第2延迟信号生成电路141b的内部与其周边的电路部。S卩，第2屏蔽电路部140B包含第2延迟信号生成电路141b、第I屏蔽信号生成电路143a、及第2逻辑运算电路部145b。从比较器CM2取出的第2输入信号IN22输入至与非门电路149b的第I输入端xl，并且输入至信号延迟电路147b的从信号延迟电路147b取出的延迟信号IN2D输入至与门电路149b的第2输入端x2。对与门电路149b的输出端x3输出对第2输入信号IN22与延迟信号IN2D进行了否定逻辑积运算的延迟信号IN2S。 在第2逻辑运算电路部145b准备有两个输入端，对第I输入端yl输入延迟信号IN2S，对第2输入端y2输入第I屏蔽信号IN1M。第I屏蔽信号INlM由第I屏蔽信号生成电路143a生成。在第I输入信号IN12与第2屏蔽输入信号IN22以相同时序输入的情况下，就第I屏蔽信号INlM而言，延迟信号IN2S与第I屏蔽信号INlM具有特定的相位差。第2逻辑运算电路部145b进行延迟信号IN2S与第I屏蔽信号INlM的否定逻辑和运算，且仅在两者信号均为低电平时，在输出中表现高电平。因而，从第2脉冲转换电路123取出的第2转换脉冲Sa2经由第2变压器T2、比较器CM2及CM_M2、第2延迟信号生成电路141b、及第2逻辑运算电路部145b而取出，但延迟信号IN2S受到经由第I脉冲转换电路121、第I变压器Tl、比较器CM_M2、及第I屏蔽信号生成电路143a而生成的第I屏蔽信号INlM的制约。S卩，在第I屏蔽信号INlM为高电平期间，叠加在延迟信号IN2S的噪音不输出至第2逻辑运算电路部145b。因此将其称作噪音消除电路。从第2逻辑运算电路部145b的输出端y3输出的重置信号Pr输入至正反器FF的重置端子R，使正反器FF重置。如以上所述般，噪音消除电路140包含第I屏蔽电路部140A与第2屏蔽电路部140B。图3示意性地表示图2A、图2B所示的在第I及第2屏蔽电路部140A、140B生成的各种信号。第I输入信号INlI、第2输入信号IN22分别输入至与门电路149a、149b的第I输入端xl。第I屏蔽输入信号IN12、第I屏蔽输入信号IN21为分别输入至第I屏蔽信号生成电路143a、第2屏蔽信号生成电路143b的信号。延迟信号INIS、IN2S分别从与门电路149a、149b输出，第I屏蔽信号INlM及第2屏蔽信号IN2M分别从第I屏蔽信号生成电路143a及第2屏蔽信号生成电路143b输出。图3表示最上段。第I输入信号IN11、第2输入信号IN22、第I屏蔽输入信号IN12、第I屏蔽输入信号IN21如前述般，分别为从比较器CM1、比较器CM2、比较器CM_M1、比较器CM_M2输出的信号，其脉冲宽度Wl例如选为5ns左右。脉冲宽度Wl的大小为设计事项，根据传送信号Sin的频率、脉冲宽度、第I脉冲转换电路121、第2脉冲转换电路123、第I变压器Tl、第2变压器T2的电性特性适当设定。第I输入信号IN1、第2输入信号IN2分别具有上升边沿Trl、下降边沿TH。延迟信号IN1D、IN2D是从图2A、图2B所示的信号延迟电路147a、147b分别取出者，这些延迟信号从第I输入信号INlI、第2输入信号IN22仅延迟特定的延迟时间Atl，其脉冲宽度W2被设定为与脉冲宽度Wl相同或者成为其以上。延迟信号IN1D、IN2D分别具有上升边沿Tr2、下降边沿Tf2，表现出上升边沿Tr2仅比第I输入信号IN1、第2输入信号IN2的上升边沿Trl延迟有时间Atl，且下降边沿Tf2仅比下降边沿Tfl延迟有时间At2的状态。此外，图3为了方便作图，图示了时间At2大于时间Atl，但两者大小关系的设定仅为设计事项。因而，也可设定为时间Atl与Λ t2几乎相等、时间Atl大于At2或者时间Δ tl小于Δ t2。S卩，时间Atl、At2的大小只要 设定为叠加在第I输入信号IN11、第2输入信号IN22的噪音被适当地屏蔽即可。延迟信号INlS为由与门电路149a对第I输入信号INl与延迟信号INlD进行了逻辑积运算而生成的信号。延迟信号IN2S为由与门电路149b对第2输入信号IN2与延迟信号IN2D进行了逻辑积运算而生成的信号。因此，延迟信号IN1S、IN2S为了在第I输入信号IN11、第2输入信号IN22及延迟信号IN1D、IN2D为高电平时分别成为高电平，而如图3示，成为在延迟信号IN1D、IN2D的上升时序Tr2为低电平、在第I输入信号IN1、第2输入信号IN2的下降时序Tfl为高电平的信号。该脉冲宽度W3比脉冲宽度Wl、W2小(窄)例如3ns左右。第I屏蔽信号INlM及第2屏蔽信号IN2M分别是以第I屏蔽输入信号IN21及第2屏蔽输入信号IN22为基础而由第I屏蔽信号生成电路143a及第2屏蔽信号生成电路143b生成。这些信号的脉冲宽度W4大于脉冲宽度Wl W3，例如选为7 10ns。换句话说，以脉冲宽度W4设定为该大小的方式调整时间Λ tl与Λ t2。第I屏蔽信号IN1M、第2屏蔽信号IN2M的脉冲宽度W4设定为足够的大小(宽度)以使即便延迟信号IN1S、IN2S的上升时序Tr3及下降时序Tf3有偏差也不会对逻辑积运算产生障碍。此外，当由第I逻辑运算电路部145a及第2逻辑运算电路部145b进行逻辑积运算时，作为第2屏蔽信号IN2M及第I屏蔽信号INlM的对象信号，不使用第I输入信号IN11、第2输入信号IN22、延迟信号IN1D、IN2D而使用延迟信号IN1S、IN2S，是为了不妨碍由第I逻辑运算电路部145a及第2逻辑运算电路部145b进行逻辑积运算。此外，图3所示的各种信号的脉冲宽度Wl、W2、W3及W4所示的期间为这些各种信号的有效部，根据这些有效部为高电平或低电平而进行逻辑积运算。此外，各种信号的有效部是指存在信号本身的信号部分，不一定指定高电平，另外，也不指定低电平。因而，根据电路构成，信号有效部为高电平或者为低电平。如果归纳图2A、图2B、图3、及图4所示的噪音消除电路140的概念则为如下所述。即，本实用新型的噪音消除电路140根据两个第I输入信号IN11、第2输入信号IN22的信号而分别地生成延迟信号IN1D、IN2D。进而根据第2输入信号IN22、第I屏蔽输入信号IN12、第I屏蔽输入信号IN21分别生成第I屏蔽信号IN1M、第2屏蔽信号IN2M。在第I输入信号INlI、第2输入信号IN22以相同时序输入的情况下，以使延迟信号IN2S的有效信号部位于第I屏蔽信号INlM的有效信号部内的方式调整各自的延迟时间Atl、At2。另外，以使延迟信号INlS的有效信号部位于第2屏蔽信号IN2M的有效信号部内的方式调整各自的延迟时间Atl、At2。图4是示意性地表示在图I中由电子控制装置110生成的传送信号Sin、与从第I变压器Tl、第2变压器T2侧取出的第I输入信号IN11、第2输入信号IN22的相位关系的时序图。图4(a)所示的传送信号Sin为了方便说明及作图例如表示脉冲状的信号，且表示上升边沿Tr、下降边沿Tf、占空比为50%的信号。如也从迄今为止的说明中所明白般，图4(b)所示的第I输入信号INll是从第I变压器Tl侧取出的信号，且为检测传送信号Sin的上升边沿Tr而调整为特定的脉冲宽度Wl的信号。如也从迄今为止的说明中所明白般，图4(c)所示的第2输入信号IN22为从第2变压器T2侧取出的输入信号，且是检测传送信号Sin的下降边沿Tf而调整为特定的脉冲宽度的信号。第2输入信号IN2的脉冲宽度Wl与第I输入信号INl的脉冲宽度Wl相同。第I输入信号IN11、第2输入信号IN22为检测传送信号Sin的上升边沿Tr及下降边沿Tf后的信号，但在本实用新型的信号传送装置的最终段，以这些各输入信号为基础而恢复为原本的传送信号Sin。在图4(b)中，将第I输入信号INll及第I屏蔽输入信号IN12所表现的信号区间以区域Pl表示，将第2屏蔽输入信号IN21及第2输入信号IN22所表现的信号区间以区域P2表示。S卩，区域Pl为表现第I输入信号INll及第I屏蔽输入信号IN12而不表现第2屏蔽输入信号IN21及第2输入信号IN22的信号部分，区域P2表不表现第2屏蔽输入信号IN21及第2输入信号IN22而不表现第I输入信号INll及第I屏蔽输入信号IN12的信号部分。图5表示图I所示的信号传送装置的重要部分中的各种信号的时序图。图5 (a)表示由电子控制装置110生成的传送信号Sin。传送信号Sin作为在从时刻tl到时刻t5为止的期间维持高电平的信号而表示。即，表示为在从上升边沿TrO到下降边沿TfO为止的期间为高电平。图5(b)表示作为变压器Tl前后的信号的信号Sal。信号Sal是检测传送信号Sin的上升边沿TrO而由第I脉冲转换电路121生成且经由第I变压器Tl发出的信号。信号Sal进而经由比较器CMl或比较器CM_M1作为第一输入信号INll或第一屏蔽输入信号IN22而取出。信号Sal例如在时刻tl t3的期间，表示为上升边沿Trl、下降边沿TfI、脉冲宽度W1。此外，可认为信号Sal在变压器Tl的前后大致等效。信号Sal经由比较器CMl或比较器CM_M1作为INlI或IN12取出。此时，在比较器CMl设定参照电位Vth_A，另外，在比较器CM_M1设定参照电位Vth_B。参照电位Vth_A是用以判别标准信号而准备，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。此时，参照电位Vth_A与参照电位Vth_B的绝对值为|Vth_A| > Vth_B I。进而，参照电位Vth_B优选的是例如只要以成为参照电位Vth_A的大小的99. 9%以下的大小的方式选择即可，更优选的是只要以成为95%以下的大小的方式选择即可，进而优选的是只要以成为90%以下的方式选择即可。比较器CMl在信号Sal的电压为参照电位Vth_A以上的情况下，输出高电平作为信号IN11。比较器CM_M1在信号Sal的电压为参照电位Vth_B以上的情况下,输出高电平作为信号IN12。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。图5 (C)表示作为变压器T2前后的信号的信号Sa2。信号Sa2是检测传送信号Sin的下降边沿TfO而由第2脉冲转换电路123生成并经由第2变压器T2发出的信号。信号Sa2进而经由比较器CM2或比较器CM_M2取出。信号Sa2例如在时刻t5 t7的期间表现出以上升边沿Tr2、下降边沿Tf2、脉冲宽度Wl表示的标准信号。信号Sa2进而经由比较器CM2或比较器CM_M2作为IN22或IN12而取出。此时，在比较器CMl设定参照电位Vth_A，另外，在比较器CM_M1设定参照电位Vth_B。如上所述，参照电位Vth_A是用以判别标准信号而准备的，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。比较器CM2在信号Sa2的电压为参照电位Vth_A以上的情况下，输出高电平作为信号IN2。比较器CM_M2在信号Sa2的电压为参照电位Vth_B以上的情况下，输出高电平作为信号IN21。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。图5(d)表示从第I延迟信号电路141a取出的延迟信号IN1S。第I延迟信号INlS由信号Sal生成，但由第I延迟信号电路141a延迟，因此如图3所述般于图5中未图示的延迟信号INlD的上升时序成为低电平，于信号Sal的下降时序成为高电平。该脉冲宽度小 于(窄于)信号Sal的脉冲宽度及图5中未图示的延迟信号IN1D。图5(e)表示从第2屏蔽信号生成电路143b取出的第2屏蔽信号IN2M。第2屏蔽信号IN2M在信号Sa2的上升边沿Trl相同的时序即时刻tl产生。该第2屏蔽信号IN2M表示使信号Sa2的下降边沿TH侧延迟的信号。第2屏蔽信号IN2M在时刻tl从低电平转移为高电平，高电平持续至时刻t4为止，该脉冲宽度W3设定为大于信号Sal、信号Sa2的脉冲宽度Wl。图5(f)表示从第I屏蔽信号生成电路143a取出的第2屏蔽信号IN1M。第I屏蔽信号INlM在与信号Sal的上升边沿Trl大致相同的时序即tl产生。第I屏蔽信号INlM在时刻tl从低电平转移为高电平，高电平持续至时刻t4为止，该脉冲宽度W3设定为大于信号Sal、信号Sa2的脉冲宽度Wl。图5(g)表示从第2延迟信号电路141b取出的延迟信号IN2S。延迟信号IN2S由信号Sa2生成，但由延迟信号电路141b延迟，因此如图3所述般于图5中未图示的延迟信号INlD的上升时序成为低电平，于信号Sa2的下降时序成为高电平。该脉冲宽度小于(窄于)信号Sa2的脉冲宽度及图5中未图示的延迟信号IN2D。图5 (h)表不设置信号Ps。设置信号Ps在信号Sal为高电平、延迟信号INlS为低电平、第2屏蔽信号IN2M为低电平时输出。因此，在时刻t2 t3之间输出设置信号Ps，因此正反器FF在时刻t2从低电平设置成高电平。图5 (i)表不重置信号Pr。重置信号Ps在信号Sa2为高电平、延迟信号IN2S为低电平、第I屏蔽信号INlM为低电平时输出。因此，在时刻t6 t7之间输出重置信号Pr，正反器FF在时刻t6从高电平重置为低电平。图5 (j)表不正反器FF的输出Q即从输出端子150输出的输出信号Sout。正反器FF的输出Q由从第I逻辑运算电路部145a输出的设置信号Ps设置，且由从第2逻辑运算电路部145b输出的重置信号Pr重置。图6A不意性地表不以同相位施加分别叠加在信号Sal、信号Sa2的噪音N1、N2的状态。图6A(a)表示由电子控制装置110生成的传送信号Sin。当前由于并未生成标准信号，故而传送信号Sin始终为低电平。图6A(b)表示叠加在信号Sal的噪音NI。表示噪音NI在时刻tl上升、在时刻t4下降。即，表示噪音NI在时刻tl t3之间叠加在信号Sal中的状态。叠加在信号Sal的噪音经由比较器CMl或比较器CM_M1而被作为第I输入信号INll或第I屏蔽输入信号IN12取出。此时，对比较器CMl设定参照电位Vth_A，另外，对比较器CM_M1设定参照电位Vth_B。如上所述，参照电位Vth_A是用以判别标准信号而准备的，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。比较器CMl在信号Sal的电压为参照电位Vth_A以上的情况下，使第I输入信号INll为高电平。比较器CM_M1在信号Sal的电压为参照电位Vth_B以上的情况下，使第I屏蔽输入信号IN12为高电平。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。此外，从各比较器输出的信号的时序与信号Sal相同。图6A(c)表示叠加在信号Sa2的噪音N2。噪音N2作为在与噪音NI相同的时序产生的噪音而表示。即，表示在噪音N2与噪音NI之间未产生相位差。叠加在信号Sa2的噪音经由比较器CM2或比较器CM_M2而被作为第2输入信号IN21或第2屏蔽输入信号IN22取出。此时，对比较器CM2设定参照电位Vth_A，另外，对比较器CM_M2设定参照电位Vth_B。如上所述，参照电位Vth_A是用以判别标准信号而准备的，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。比较器CM2在信号Sa2的电压为参照电位Vth_A以上的情况下，使第2输入信号IN21为高电平。比较器CM_M2在信号Sa2的电压为参照电位Vth_B以上的情况下，使第2屏蔽输入信号IN22为高电平。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。此外，从各比较器输出的信号的时序与信号Sa2相同。图6A(d)表不叠加在从第I延迟信号生成电路141a取出的延迟信号INlS的噪音N3。第I延迟信号INlS由信号Sal生成，但在第I延迟信号电路141a延迟，因此如图3所述般在图6A中未图示的延迟信号INlD的上升时序成为低电平，在信号Sal的下降时序成为高电平。该脉冲宽度小于(窄于)信号Sal的脉冲宽度及图6A中未图示的延迟信号INlD0因而，叠加在延迟信号INlS的噪音N3在时刻t3从高电平转移为低电平，在时刻t4从低电平转移为高电平。图6A(e)表示叠加在从第2屏蔽信号生成电路143b取出的第2屏蔽信号IN2M的噪音N4。第2屏蔽信号IN2M为了在与信号Sa2的上升边沿相同的时序转移电平，在时刻tl从低电平转移为高电平。另外，在时刻t6从高电平转移为低电平。第2屏蔽信号IN2M为使信号Sa2的下降边沿侧延迟的信号。因而，噪音N4成为将噪音N2的下降边沿侧延迟的噪音。图6A(f)表示叠加在取出至第I屏蔽信号生成电路143a的第I屏蔽信号INlM的噪音N5。第I屏蔽信号INlM在时刻tl从高电平转移为低电平，在时刻t6从低电平转移为高电平。第I屏蔽信号INlM为使第I输入信号INl的下降边沿侧延迟的信号。因而，噪音N5成为使噪音NI的下降边沿侧延迟的噪音。图6A(g)表示叠加在从第2延迟信号生成电路141b取出的延迟信号IN2S的噪音N6。第2延迟信号IN2S由信号Sa2生成，但在信号延迟电路147b延迟，因此如图3所述般在图6A中未图示的延迟信号IN2D的上升时序成为低电平，在信号Sa2的下降时序成为高电平。该脉冲宽度小于(窄于)信号Sa2的脉冲宽度及图6A中未图示的延迟信号IN2D。因而，叠加在延迟信号INlS的噪音N6在时刻t3从高电平转移为低电平，在时刻t4从低电平转移为高电平。图6A(h)表不正反器FF的输出Q即从输出端子150输出的输出信号Sout。正反器FF的输出Q输出由从第I逻辑运算电路部145a输出的设置信号Ps设置，且由从第2逻辑运算电路部145b输出的重置信号Pr重置的信号。图6A中未图不的设置信号Ps在信号Sal为高电平、延迟信号INlS为低电平、第2屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音NI为高电平·、N3为低电平、N4为低电平时出现。噪音N3为低电平的期间是时刻t3 t4，在该期间中噪音N4为高电平，因此在设置信号Ps中未出现噪音。即，由于噪音N1、N3被噪音N4屏蔽而使设置信号Ps维持着低电平。因而，正反器FF由于未设置而不动作。图6A中未图不的重置信号Pr在信号Sa2为高电平、延迟信号IN2S为低电平、第I屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音N2为高电平、N5为低电平、N6为低电平时出现。噪音N5为低电平的期间是时刻t3 t4，在该期间中噪音N4为高电平，因此在设置信号Ps中未出现噪音。即，噪音N2、N6被噪音N5屏蔽而使设置信号Ps维持着低电平。因而，正反器FF由于未设置而不动作。在设置信号Ps及重置信号Pr均未输出的情况下，即，同为高电平或低电平时，正反器FF的输出即从输出端子150输出的输出信号Sout成为低电平，因此遍及整个期间输出低电平，噪音不输出，噪音消除效果得以发挥。图6B不意性地表不在分别叠加在信号Sal、信号Sa2的噪音N1、N2产生相位差的状态。此外，先前阐述的图6A所示者为叠加在信号Sal的噪音NI与叠加在信号Sa2的噪音N2在相同时序产生。因而，图6B所示的状态与图6A所示的状态相比由于存在噪音NI与噪音N2的相位差而要求更高的噪音消除性能。图6B(a)表示由电子控制装置110生成的传送信号Sin。当前，由于并未生成标准信号，故而传送信号Sin始终为低电平。图6B(b)表示叠加在信号Sal的噪音NI。表示噪音NI在时刻tl上升、在时刻t4下降。S卩，噪音NI在时刻tl t4之间叠加在信号Sal中。叠加在信号Sal的噪音经由比较器CMl或比较器CM_M1而作为第I输入信号INll或第I屏蔽输入信号IN12取出。此时，对比较器CMl设定参照电位Vth_A，另外，对比较器CM_M1设定参照电位Vth_B。如上所述，参照电位Vth_A是用以判别标准信号而准备的，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。比较器CMl在信号Sal的电压为参照电位Vth_A以上的情况下，使第I输入信号INll为高电平。比较器CM_M1在信号Sal的电压为参照电位Vth_B以上的情况下，使第I屏蔽输入信号IN12为高电平。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。此外，从各比较器输出的信号的时序与信号Sal相同。图6B(c)表示叠加在信号Sa2的噪音N2。表示噪音N2在时刻t3上升、在时刻t6下降的状态。因而，噪音N2是比噪音NI仅延迟有时刻(t3-tl)地产生。叠加在信号Sa2的噪音经由比较器CM2或比较器CM_M2作为第2输入信号IN21或第2屏蔽输入信号IN22而取出。此时，对比较器CM2设定参照电位Vth_A，另外，对比较器CM_M2设定参照电位Vth_B。如上所述，参照电位Vth_A是用以判别标准信号而准备的，另外，参照电位Vth_B是用以进行噪音屏蔽而准备的。比较器CM_M2在信号Sa2的电压为参照电位Vth_B以上的情况下，使第2屏蔽输入信号IN22为高电平。任一比较器均在输入未达各自所具有的参照电位的信号的情况下输出低电平。此外，从各比较器输出的信号的时序与信号Sa2相同。图6B(d)表示叠加在从第I延迟信号生成电路141a取出的延迟信号INlS的噪音N3。第I延迟信号INlS由信号Sal生成，但在信号延迟电路147a延迟，因此如图3所述般在图6B中未图示的延迟信号INlD的上升时序成为低电平，在信号Sal的下降时序成为高·电平。该脉冲宽度小于(窄于)信号Sal的脉冲宽度及图6B中未图示的延迟信号IN1D。因而，叠加在延迟信号INlS的噪音N3在时刻t3从高电平转移为低电平，在时刻t4从低电平转移为高电平。图6B(e)表示叠加在从第2屏蔽信号生成电路143b取出的第2屏蔽信号IN2M的噪音N4。噪音N4在图6B(b)所示的噪音N2的上升时序时产生的时刻t3从低电平转移为高电平，在时刻t8从高电平转移为低电平。第2屏蔽信号IN2M为使信号Sa2的下降边沿侧延迟的信号。即，相对于信号Sa2的下降为时刻t6，第I屏蔽信号INlM的下降成为比其迟的时刻t7。图6B(f)表示叠加在取出至第I屏蔽信号生成电路143a的第I屏蔽信号INlM的噪音N5。噪音N5与图6A(f)所示者相同，在时刻tl从低电平转移为高电平，在时刻t6从闻电平转移为低电平。图6B(g)表示叠加在从第2延迟信号生成电路141b取出的延迟信号IN2S的噪音N6。第2延迟信号IN2S由信号Sa2生成，但在信号延迟电路147b延迟，因此如图3所述般在图6B中未图示的延迟信号IN2D的上升时序成为低电平，在信号Sa2的下降时序成为高电平。该脉冲宽度小于(窄于)信号Sa2的脉冲宽度及图6B中未图示的延迟信号IN2D。因而，叠加在延迟信号INlS的噪音N6在时刻t5从高电平转移为低电平，在时刻t6从低电平转移为高电平。图6B(h)表不正反器FF的输出Q即从输出端子150输出的输出信号Sout。正反器FF的输出Q输出由从第I逻辑运算电路部145a输出的设置信号Ps设置，且由从第2逻辑运算电路部145b输出的重置信号Pr重置的信号。图6B中未图不的设置信号Ps在信号Sal为高电平、延迟信号INlS为低电平、第2屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音NI为高电平、N3为低电平、N4为低电平时出现。噪音N3为低电平的期间是时刻t3 t4，在该期间中噪音N4为高电平，因此在设置信号Ps中未出现噪音。即，由于噪音N1、N3由噪音N4屏蔽而使设置信号Ps维持着低电平。因而，正反器FF由于未设置而不动作。图6B中未图示的重置信号Pr在信号Sa2为高电平、延迟信号IN2S为低电平、第2屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音N2为高电平、N5为低电平、N6为低电平时出现。噪音N6为低电平的期间是时刻t5 t6，在该期间中噪音N5为高电平，因此在设置信号PS中未出现噪音。即，由于噪音N2、N6由噪音N5屏蔽而使设置信号Ps维持着低电平。因而，正反器FF由于未设置而不动作。在设置信号Ps及重置信号Pr均未输出的情况下，即，同为高电平或低电平时，正反器FF的输出即从输出端子150输出的输出信号Sout成为低电平，因此遍及整个期间输出低电平，噪音不输出，噪音消除效果得以发挥。图7中不意性地表不以同相位施加分别叠加在信号Sal、信号Sa2的噪音NI、N2、且各自的噪音电平不同的情况。图7(a)表示由电子控制装置110生成的传送信号Sin。当前，由于并未生成标准信号，故而传送信号Sin始终为低电平。图7(b)表示叠加在信号Sal的噪音NI。噪音NI是作为在时刻tl上升、在时刻t4下降者而表示。即，表示噪音NI在时刻tl t3之间叠加在信号Sal中的状态。 图7 (C)表示叠加在信号Sa2的噪音N2。噪音N2在与噪音NI相同的时序产生，但其信号强度即噪音电平不同。图中，噪音N2作为小于参照电压Vth_A、大于参照电压Vth_B的值而施加。在其噪音电平输入至各比较器的情况下，比较器CM1、CM2输出低电平，比较器CM_1、比较器CM_M2输出高电平。图7(d)表示叠加在从第I延迟信号生成电路141a取出的延迟信号INlS的噪音N3。第I延迟信号INlS由信号Sal生成，但在第I延迟信号电路141a延迟，因此如图3所述般在图7中未图示的延迟信号INlD的上升时序成为低电平，在信号Sal的下降时序成为高电平。该脉冲宽度小于(窄于)信号Sal的脉冲宽度及图7中未图示的延迟信号IN1D。因而，叠加在延迟信号INlS的噪音N3在时刻t3从高电平转移为低电平，在时刻t4从低电平转移为高电平。图7(e)表示叠加在从第2屏蔽信号生成电路143b取出的第2屏蔽信号IN2M的噪音N4。由于噪音N2大于参照电压Vth_B，故而比较器CM_M2将第2屏蔽输入信号IN21作为高电平而输出，对第2屏蔽信号生成电路143b将第2屏蔽输入信号IN21作为高电平而输入。第2屏蔽信号IN2M为了在与信号Sa2的上升边沿相同的时序转移电平，在时刻tl从低电平转移为高电平。另外，在时刻t6从高电平转移为低电平。第2屏蔽信号IN2M为使信号Sa2的下降边沿侧延迟的信号。因而，噪音N4成为使噪音N2的下降边沿侧延迟的噪音。图7(f)表示叠加在取出至第I屏蔽信号生成电路143a的第I屏蔽信号INlM的噪音N5。第I屏蔽信号INlM在时刻tl从高电平转移为低电平，在时刻t6从低电平转移为高电平。第I屏蔽信号INlM为使第I输入信号INl的下降边沿侧延迟的信号。因而，噪音N5成为使噪音NI的下降边沿侧延迟的噪音。图7(g)表示叠加在从第2延迟信号生成电路141b取出的延迟信号IN2S的噪音N6。第2延迟信号IN2S由信号Sa2生成，但噪音N2的噪音电平小于比较器CMl的参照电压Vth_A，因此对第2输入信号IN22输出低电平，因而在延迟信号IN2S维持高电平。图7 (h)表不正反器FF的输出Q即从输出端子150输出的输出信号Sout。正反器FF的输出Q输出由从第I逻辑运算电路部145a输出的设置信号Ps设置，且由从第2逻辑运算电路部145b输出的重置信号Pr重置的信号。图7中未图不的设置信号Ps在信号Sal为高电平、延迟信号INlS为低电平、第2屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音NI为高电平、噪音N3为低电平、噪音N4为低电平时出现。噪音N3为低电平的期间是时刻t3 t4，在该期间中噪音N4为高电平，因此在设置信号Ps中未出现噪音。即，由于噪音N1、N3被噪音N4屏蔽而使设置信号Ps维持着低电平。因而，正反器FF由于未设置而不动作。图7中未图示的重置信号Pr在信号Sa2为高电平、延迟信号IN2S为低电平、第I屏蔽信号IN2M为低电平时输出。即，叠加的噪音在噪音N2为高电平、噪音N5为低电平、噪音N6为低电平时出现。不存在噪音N6为低电平的期间，在设置信号Ps中未出现噪音。在设置信号Ps及重置信号Pr均未输出的情况下，即，同为高电平或低电平时，正反器FF的输出即从输出端子150输出的输出信号Sout成为低电平，因此遍及整个期间输出低电平，不输出噪音，发挥噪音消除效果。如以上说明般，图6A对叠加在信号Sal、信号Sa2的噪音完全同相的情况即为共通噪音的情况下的噪音消除电路140的电路动作进行了说明。得知在为共通噪音的情况下， 噪音消除电路140正常动作。另外，图6B对在叠加在信号Sal、信号Sa2的噪音产生相位差的情况下的噪音消除电路140的电路动作进行说明。得知即便在两者中产生相位差的情况下只要信号在设计范围内，也可与图6A所示的状态同样地使噪音消除电路140正常动作。这样，即便在噪音NI与噪音N2的施加状态下产生相位偏移的情况下，只要该偏移在设计的特定范围(例如相位差Iw)内，也能够正常地屏蔽噪音。另外，在从动作延迟与耐噪音特性的观点考虑将相位差1 优化的情况下，不变更电路构成其本身，仅根据缓冲器或反相器的组合的变更即可相对容易地实施。如果进行归纳，则本实用新型的噪音消除电路140以两个输入信号为基础而分别生成第I及第2延迟信号。进而以该输入信号为基础而生成第I及第2屏蔽信号。以第2延迟信号的有效分位于第I屏蔽信号的有效信号部分中的方式调整各自的延迟时间。另夕卜，以第I延迟信号的有效部分位于第2屏蔽信号的有效信号部分中的方式通过或门电路否定逻辑电路对各自的延迟时间进行逻辑运算处理。进而，作为本实用新型的一大特征，图7中对叠加在信号Sal、信号Sa2的噪音的噪音电平不同的情况下的噪音消除电路140的电路动作进行了说明。在用以整形传送各信号的比较器分别设置具有标准信号传送用的参照电位Vth_A者与具有噪音消除用的参照电压Vth_B者。通过适当选择这些参照电位的值，即便在信号Sal、Sa2两者的噪音电平产生差的情况下也能够生成屏蔽信号，因此能够与噪音电平相同的情况同样地屏蔽噪音。此外，图7所示的例中表示噪音N2的噪音电平低于噪音NI的噪音电平的情况，但得知反之即便在噪音NI的噪音电平低于噪音N2的噪音电平的情况、或噪音电平NI与噪音电平N2的噪音电平不同且相位不同的情况即与图6B对应的情况下，本实用新型的构成也同样有效。(实施形态2)图8是表示本实用新型的实施形态2的信号传送装置的电路图。在实施形态2中，由迟滞比较器构成比较器。在第I变压器Tl的二次绕组T12侧连接有迟滞比较器CMlJL迟滞比较器CM1_H具有使其前段部与后段部耦合的作用。即，为了缓冲在将变压器电路130与噪音消除电路140直接电性连接时所产生的不良情形，例如进行阻抗匹配。另外，迟滞比较器CM1_H具有特定的迟滞宽度，且具有对应于所述迟滞宽度的两个临界值电压。此外，也可使迟滞比较器CM1_H具有放大机构或衰减机构。另外，在二次绕组T12侧取出的信号Sal也能够以大致原本的大小传送至噪音消除电路140，但信号的振幅既可变大，另外也可变小。在第2变压器T2的二次绕组T22侧连接有迟滞比较器CM2_H。对于迟滞比较器CM2_H的作用由于与上述迟滞比较器CM_M1相同而重复，故而省略详细说明。迟滞比较器CM_H1、CM_H2针对输入信号而具有两个临界值电压，因此可将该各个临界值电压视作与上述的参照电压Vth_A及Vth_B相同。因而，如本实施形态，即便通过将比较器置换成迟滞比较器，也可发挥迄今为止所说明的本实用新型的效果。另外，迟滞比较器在一个比较器内具有两个临界值电压，因此与使用两个比较器准备两个临界值电压即参照电位的实施形态I相比，存在能够减少比较器的个数的优势。此外，所述比较器CMl、CM_M1、CM2、CM_M2 也可由窗比较器(Window Comparator)构成。[工业上的可利用性]本实用新型的信号传送装置分别包含用以处理标准信号的比较器、及用以追加噪音消除功能的比较器，因此能够提供一种耐噪音特性优异的信号传送装置，因此其工业上的可利用性极高。
权利要求1.一种信号传送装置，其特征在于包括 变压器，使一次绕组与二次绕组直流性地分离，一次绕组与二次绕组相互连接在不同的接地电位； 第I比较器及第2比较器，被输入来自所述变压器的二次绕组的输出； 延迟信号生成部，被输入所述第I比较器的输出；及 屏蔽信号生成部，被输入所述第2比较器的输出。
2.根据权利要求I所述的信号传送装置，其特征在于所述第I比较器与所述第2比较器包含一个迟滞比较器或一个窗比较器。
3.根据权利要求I所述的信号传送装置，其特征在于对所述第I比较器的第I输入端被赋予第I参照电位，对所述第2比较器的第I输入端被赋予第2参照电位。
4.根据权利要求3所述的信号传送装置，其特征在于所述第I参照电位大于所述第2参照电位的绝对值。
5.根据权利要求I至4中任一项所述的信号传送装置，其特征在于所述变压器包含第I变压器与第2变压器。
6.根据权利要求5所述的信号传送装置，其特征在于包括 第3比较器及第4比较器，被输入来自所述第2变压器的二次绕组的输出； 延迟信号生成部，被输入所述第3比较器的输出；及 屏蔽信号生成部，被输入所述第4比较器的输出。
7.根据权利要求5或6中任一项所述的信号传送装置，其特征在于包括 第I延迟信号，使来自第I比较器的输出延迟且设定为第I脉冲宽度； 第I屏蔽信号，使来自第2比较器的输出延迟且设定为较所述第I脉冲宽度大的脉冲览度； 第2延迟信号，使来自第3比较器的输出延迟且设定为第2脉冲宽度； 第2屏蔽信号，使来自第4比较器的输出延迟且设定为较所述第2脉冲宽度大的脉冲览度； 第I逻辑运算电路部，对所述第I延迟信号与所述第2屏蔽信号进行逻辑运算处理 '及第2逻辑运算电路部，对所述第2延迟信号与所述第I屏蔽信号进行逻辑运算处理；且叠加在所述第I延迟信号及所述第2延迟信号的噪音分别由所述第2噪音屏蔽信号及所述第I噪音屏蔽信号屏蔽。
8.根据权利要求7所述的信号传送装置，其特征在于所述第I屏蔽信号的脉冲宽度大于所述第2延迟信号的脉冲宽度，且所述第2屏蔽信号的脉冲宽度大于所述第I延迟信号的脉冲宽度。
9.根据权利要求7或8中任一项所述的信号传送装置，其特征在于所述第I逻辑运算电路部及所述第2逻辑运算电路部分别包含或门电路、或非门电路、与门电路及与非门电路中的至少一个。
10.根据权利要求7至9中任一项所述的信号传送装置，其特征在于从所述第I逻辑运算电路部及所述第2逻辑运算电路部输出的信号分别用作正反器的设置信号及重置信号。
11.根据权利要求5至10中任一项所述的信号传送装置，其特征在于，其为脉冲转换电路，且包括 第I脉冲生成部，检测传送信号的上升边沿而生成小于所述传送信号的脉冲宽度的第I转换脉冲 '及 第2脉冲生成部，检测所述脉冲状的传送信号的下降边沿而生成小于所述传送信号的脉冲宽度的第2转换脉冲；且所述脉冲转换电路中， 所述第I转换脉冲被输入至所述第I变压器的一次绕组侧，并将所述转换脉冲传送至·其二次绕组侧 '及 所述第2转换脉冲被输入至所述第2变压器的一次绕组侧，并将所述转换脉冲传送至其二次绕组侧。
专利摘要本实用新型的信号传送装置包含变压器(T1)，使一次绕组(T11)与二次绕组(T12)直流性地分离，一次绕组(T11)与二次绕组(T12)相互连接在不同的接地电位；第1比较器(CM1)及第2比较器(CM_M1)，被输入来自所述变压器(T1)的二次绕组(T12)的输出；延迟信号生成部(141a)，被输入所述第1比较器(CM1)的输出；及屏蔽信号生成部(143a)，被输入所述第2比较器(CM_M1)的输出。
文档编号H03K19/003GK202798646SQ20122044971
公开日2013年3月13日 申请日期2012年9月5日 优先权日2011年9月8日
发明者柳岛　大辉, 筱部　晃生 申请人:罗姆股份有限公司