专利名称：基于set/mos混合结构的可重构阈值逻辑单元的利记博彩app
技术领域：
本实用新型涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/M0S混合结构的可重构阈值逻辑单元。
背景技术：
在过去的几十年中，CMOS技术占据了微电子技术的主导地位，而布尔逻辑能够有效地利用CMOS器件的特性，实现逻辑功能的设计。相对于其他逻辑而言，CMOS器件能够为布尔逻辑提供很好的电路基础。布尔逻辑与其它逻辑形式相比，逻辑功能易硬件实现，与CMOS器件匹配好。因此，基于CMOS器件设计的数字电路大都是基于布尔逻辑进行设计。但是，随着集成电路集成度的日益提高，特征エ艺尺寸的不断縮小，性能与功耗的同步增长，传统的集成电路设计遇到了越来越大的挑战。特征尺寸的不断縮小，使得微电子技术的发展越来越接近其物理极限。CMOS器件的电学特性和可靠性出现了很多的问题，如短沟道效应，强场效应，漏极导致势垒下降效应等。同时，基于布尔逻辑设计的电路，在集成电路进一步微型化设计中遇到了功耗、集成度、可靠性等难题。因此，选择一种优于布尔逻辑的设计方式成为了目前数字集成电路设计过程中急需解决的问题。
发明内容本实用新型的目的是提供一种基于SET/M0S混合结构的可重构阈值逻辑单元，能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件參数。本实用新型采用以下方案实现一种基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在干由一个四输入的SET/M0S混合电路和第一、ニ反相器构成，所述的第一、ニ反相器的输出端各自与所述SET/M0S混合电路的ー输入端连接；在本实用新型一实施例中，所述的SET/M0S混合电路包括一PMOS管，其源极接电源端Kdd ; — NMOS管，其漏极与所述PMOS管的漏极连接；以及ー SET管，与所述NMOS管的源极连接。在本实用新型一实施例中，所述第一、ニ反相器是CMOS反相器。本实用新型电路是采用新型纳米电子器件与传统的MOS器件相混合的结构。新型纳米器件可以不遵循传统的基于布尔逻辑的设计方法，而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂，能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，有望增强电路的功能，提高电路的集成度。
图I为可重构阈值逻辑单元示意图。图2为可重构阈值逻辑单元的电路图。图3为可重构阈值逻辑单元的逻辑功能仿真图。图4为或、或非、与、与非逻辑的电路偏置。[0013]图5为或、或非、与、与非的逻辑仿真图。
具体实施方式
以下结合附图及实施例对本实用新型做进ー步说明。如图2所示，本实施例提供一种基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于由一个四输入的SET/M0S混合电路和第一、ニ反相器构成,所述的第一、ニ反相器的输出端各自与所述SET/M0S混合电路的ー输入端连接。为了让一般技术人员更好的理解本实用新型的机构特性，下面结合结构原理对本实用新型做进ー步说明，本实用新型采用的SET/M0S混合电路的阈值逻辑的主要原理是根据输入的权重计算出总输入值，将总输入值与阈值进行比较得出输出逻辑。若总输入值大 于等于阈值，则输出为1，否则为O。阈值逻辑要满足的逻辑方程如式(I)所示，其中Zfi为输入石对应的权重，/7为输入的个数，e为阈值。阈值逻辑门的示意图如图I所示。基于阈值逻辑的电路设计首先要确定电路的阈值逻辑表达式，关键是确定电路中各个输入的权重和电路的阈值。
n
("JL 、 I, if TWiM> 0F(x) = sign=Itf(I)
、ノ 0, otherwise本实用新型采用的新型纳米电子器件为单电子晶体管(Single electrontransistor, SET)。作为新一代纳米电子器件的典型代表，SET具有极低的功耗和超小的器件尺寸，在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大規模集成电路理想的基本器件。SET具有独特的库仑阻塞和库仑振荡效应，并且能够与MOS器件很好地兼容。SET/M0S混合结构同时具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到了广泛的应用。请继续參照图2，图中多栅输入的SET/M0S混合电路(见虚框内)由I个PMOS管，I个NMOS管和I个SET串联而成。其中PMOS管的源极接电源端Kdd ；NM0S管的漏极与所述PMOS管的漏极连接；SET管与所述NMOS管的源极连接。电路中PMOS管作为恒流源为整个电路提供偏置电流。由于SET正常工作的电流都很小，一般为nA数量级，所以PMOS管应该工作在亚阈值区。NMOS管的栅极偏压Kng是固定的，其值略大于NMOS管的阈值电压Kth,使SET的漏极电压固定为Kng-Kth。栅压V1，V2,……，Kn通过电容耦合到库仑岛上。本实施例中可重构阈值逻辑单元由一个四输入的SET/M0S混合电路和两个反相器构成，如图2所示，其中的两个反相器由传统的CMOS反相器构成。该结构能够实现的阈值逻辑功能如式(2)所示，其中X3' ,X/为输入x3，X4经过反相器后得到的信号，其功能的仿真特性曲线如图3所示。通过4个输入(X1, X2, X3, x4)的不同组合,就可以直接实现或、或非、与、与非的逻辑功能。或、或非、与、与非为线性函数，能够直接用阈值逻辑门表示，其对应的阈值逻辑表达式如式(3)、(4)、(5)、(6)所示，其中a，b表示各个逻辑门的输入。因此，根据需要的逻辑功能，设置对应的输入X1, X2, X3, X4，就可以利用阈值逻辑单元实现多种的逻辑功能。或、或非、与、与非对应的输入端偏置如图4所示。对于非线性的函数，不能直接用阈值逻辑门实现。可以先将非线性函数分解多个线性函数的叠加形式，然后用阈值逻辑实现。因此本文提出的可重构阈值逻辑单元能够实现所有的ニ输入逻辑函数。
权利要求1.一种基于SET/MOS混合结构的可重构阈值逻辑单元，其特征在于由一个四输入的SET/M0S混合电路和第一、ニ反相器构成，所述的第一、ニ反相器的输出端各自与所述SET/MOS混合电路的ー输入端连接。
2.根据权利要求I所述的基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在干， 所述的SET/M0S混合电路包括 一 PMOS管，其源极接电源端Kdd ； 一 NMOS管，其漏极与所述PMOS管的漏极连接；以及 一 SET管，与所述NMOS管的源极连接。
3.根据权利要求I所述的基于SET/M0S混合结构的可重构阈值逻辑单元，其特征在于所述第一、ニ反相器是CMOS反相器。
专利摘要本实用新型涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。其由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；其通过对输入端的偏置，就能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。该可重构阈值逻辑单元结构简单、功耗低、集成度高，同时具有较高的可重构特性，能够有效地实现同一单元的不同逻辑功能。
文档编号H03K19/20GK202435381SQ201220001500
公开日2012年9月12日 申请日期2012年1月5日 优先权日2012年1月5日
发明者何明华, 陈寿昌, 陈锦锋, 魏榕山 申请人:福州大学