专利名称：基于阈值逻辑的set/mos混合结构的2:1复用器的利记博彩app
技术领域：
本实用新型涉及集成电路技术领域，特别是一种由纳米器件组成的基于阈值逻辑的SET/M0S混合结构的2:1复用器。
背景技术：
近半个世纪以来，集成电路一直按照摩尔定律迅速地发展。目前MOS管的特征尺寸已经进入小于100 nm的阶段。根据国际半导体发展路线图(ITRS)的预测，在未来10-15年中这种趋势仍将继续保持下去，在2020年MOS管的特征尺寸将小于10 nm。特征尺寸的不断縮小，使得微电子技术的发展越来越接近其物理极限。CMOS技术面临很大的挑战，器件 的电学特性和可靠性出现了很多的问题，如短沟道效应，强场效应，漏极导致势垒下降效应
坐寸ο作为ー种基本的组合逻辑电路，复用器在信号传输、数据传递、数据总线控制等方面有重要的应用。目前复用器的设计主要由传统的CMOS器件构成。随着集成电路性能要求的提高，设计性能优良、集成度高、功耗低的复用器成为新的难点。传统的基于CMOS器件的复用器需要消耗较多的晶体管，功耗大，集成度不高，已经不能够满足新性能的要求。
发明内容本实用新型的目的是提供ー种基于阈值逻辑的SET/M0S混合结构的2:1复用器。本实用新型采用以下方案实现ー种基于阈值逻辑的SET/M0S混合结构的2:1复用器，其特征在于，包括输入端XapXtl ;—反相器、由单端输入的SET/M0S混合电路构成，其输入端与所述输入端X连接；第一阈值逻辑门，其第一输入端与所述输入端Xtl连接；第ニ输入端与所述反相器的输出端连接；以及第ニ阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接第三输入端与所述第一阈值逻辑门的输出端连接；所述的第一、ニ阈值逻辑门分别由ー多栅输入的SET/M0S混合电路构成。在本实用新型一实施例中，所述的SET/M0S混合电路包括一PMOS管，其源极接电源端Vii ；一 NMOS管，其漏极与所述PMOS管的漏极连接；以及ー SET管，与所述NMOS管的源极连接。本实用新型利用SET/M0S混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的2:1复用器。该电路仅由2个阈值逻辑门和I个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19. 7 nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS 2:1复用器相比，电路功耗明显下降，管子数目得到了一定的減少，电路结构得到了进ー步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提闻电路的集成度。
图I为阈值逻辑门示意图。图2为多栅输入SET/M0S混合电路原理图。图3为SET/M0S混合结构2:1复用器原理图。图4为2:1复用器瞬态特性曲线。
具体实施方式
以下结合附图及实施例对本实用新型做进ー步说明。如图3所示，本实用新型提供ー种基于阈值逻辑的SET/M0S混合结构的2:1复用 器，其特征在于，包括输入端XapXtl ;—反相器、由单端输入的SET/M0S混合电路构成，其输入端与所述输入端X连接；第一阈值逻辑门，其第一输入端与所述输入端Xtl连接；第ニ输入端与所述反相器的输出端连接；以及第ニ阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接第三输入端与所述第一阈值逻辑门的输出端连接；所述的第一、ニ阈值逻辑门分别由ー多栅输入的SET/M0S混合电路构成。具体的，请參照图I和图2，本实用新型采用单电子晶体管(Single electrontransistor, SET)和MOS管相混合的方式进行复用器的设计。作为新一代纳米电子器件的典型代表，SET在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大規模集成电路理想的基本器件。单电子晶体管能够与CMOS硅エ艺相兼容的特点，使得SET/M0S混合结构成为单电子晶体管的ー个重要研究方向。SET/M0S混合电路具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到了广泛的应用。此外，新型纳米器件可以不遵循传统的基于布尔逻辑的设计方法，而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂，能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，有望增强电路的功能，提高电路的集成度。本实用新型是基于阈值逻辑设计的。阈值逻辑的主要原理是根据输入的权重计算出总输入值，将总输入值与阈值进行比较得出输出逻辑。若总输入值大于等于阈值，则输出为1，否则为O。阈值逻辑要满足的逻辑方程为
η
(Λ,I, if yi￥Ari>QF(x) = sign-Q =<(I)
ノ 0, otherwise其中Zfi为输入Zi对应的权重，/？为输入的个数，P为阈值。阈值逻辑门的示意图如图I所示。基于阈值逻辑的电路设计首先要确定电路的阈值逻辑表达式，关键是确定电路中各个输入的权重和电路的阈值。本实用新型的复用器能够对多个ニ进制输入进行选择，输出一位的ニ进制数。2:1复用器根据选择信号的状态，选择输出两个输入中的ー个，其输出的逻辑表达式如式(2)所示。2:1复用器的输出逻辑表达式转化为阈值逻辑表达式如式(3)，(4)所示，其中7为中间的过渡态，X为X经过反相器的输出值，最終的输出为凡[0020]
权利要求1.ー种基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于，包括 输入端XJpXci ； 一反相器、由单端输入的SET/MOS混合电路构成，其输入端与所述输入端X连接； 第一阈值逻辑门，其第一输入端与所述输入端X(i连接；第二输入端与所述反相器的输出端连接；以及 第二阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接，第三输入端与所述第一阈值逻辑门的输出端连接； 所述的第一、ニ阈值逻辑门分别由ー多栅输入的SET/MOS混合电路构成。
2.根据权利要求I所述的基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于，所述的SET/MOS混合电路包括 一 PMOS管，其源极接电源端Kdd ； 一 NMOS管，其漏极与所述PMOS管的漏极连接；以及 一 SET管，其与所述NMOS管的源极连接。
专利摘要本实用新型涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
文档编号H03K19/094GK202424681SQ201220001499
公开日2012年9月5日 申请日期2012年1月5日 优先权日2012年1月5日
发明者何明华, 陈寿昌, 陈锦锋, 魏榕山 申请人:福州大学