专利名称：含有数字滤波功能的单电源电平移位电路的利记博彩app
含有数字滤波功能的单电源电平移位电路技术领域
本发明属于电子电路技术领域，特别涉及含有数字滤波功能的单电源电平移位电 路，可用于模拟集成电路。
背景技术：
随着智能手机的兴起，近身检测、光检测传感器芯片成为当下研究热点。为了加强 其通用性，此类传感器芯片都兼容I2C协议，通常芯片的工作电压范围为2. 15V 3. 6V，I2C 接口的工作电压范围为1. 7V 3. 6V，电平移位电路成为必不可少的模块之一。
在多芯片系统设计中，芯片间供电电压不同，所需的电源线过长，信号间的堵塞严 重，电平移位电路成为必不可少的模块之一。
图1所示传统电平移位电路，包括双电源供电模块和电平移位电路。非门Il的供 电电压为\，电平移位电路的供电电压为V NMOS管丽1、丽2和PMOS管MPl、MP2构成电 平移位电路。当输入电压Vin为低电平时，NMOS管丽2导通，NMOS管丽I截止，输出电压 Va为低电平，PMOS管MPl导通，输出电压Vb为高电平，PMOS管MP2截止；当输入电压Vin 为高电平时，NMOS管MN2截止，NMOS管MNl导通，输出电压Vb为低电平，PMOS管MP2导通， 输出电压Va为高电平，PMOS管MPl截止。电平移位电路把低电平电压 '转换成高电平电 压VH。
上述双电源电平移位电路，增大了静态功耗，增加了芯片的设计复杂度和成本，使 信号传输困难，输出电压存在波动。发明内容
本发明的目的在于针对现有技术的不足，提供一种含有数字滤波功能的单电源电 平移位电路，以实现I2C接口工作电压到芯片内部工作电压的转换，消除输出电压的波动， 滤除尖脉冲干扰波，提高电路的可靠稳定性。
为实现上述目的，本发明包括电平移位器4，其特征在于电平移位器4的第一输 入端连接有施密特触发器3，用于为电平移位器4提供电压控制信号V2 ；电平移位器4的第 二输入端连接有源漏极互换电路I，用于为电平移位器4提供电压信号Vl ；电平移位器4的 输出端连接有数字滤波器5，该数字滤波器5用于输出电压信号Vott ;施密特触发器3的第 一输入端连接有单电源供电电路2，用于为施密特触发器3提供电压信号V4 ;施密特触发器 3的第二输入端连接有源漏极互换电路I，用于为施密特触发器3提供电压信号VI。
上述含有数字滤波功能的单电源电平移位电路的源漏极互换电路1，由第二十 NMOS管M20构成；该第二十NMOS管M20的栅极与其所在芯片的电源电压Vd相连，其源极和 漏极具有互换功能，分别作为源漏极互换电路I的输入端B和输出端C，该输入端B与其所 在芯片提供的电压信号Vin相连，该输出端C分别与施密特触发器3和电平移位器4相连， 输出电压信号VI。
上述含有数字滤波功能的单电源电平移位电路的单电源供电电路2，由第一 PMOS管Ml构成；该第一PMOS管Ml的源极与其所在芯片的电源电压Vd相连，其栅极和漏极相连， 作为单电源供电电路2的输出端G，该输出端G与施密特触发器3相连，输出电压信号V4。
上述含有数字滤波功能的单电源电平移位电路的施密特触发器3，设有两个输入端和一个输出端，其第一输入端D与源漏极互换电路I输入的电压信号Vl相连,其第二输入端E与单电源供电电路2输入的电压信号V4相连,其输出端F与电平移位器4相连,输出电压控制信号V2。
上述含有数字滤波功能的单电源电平移位电路的数字滤波器5，包括4个PMOS管、 4个NMOS管、4个反相器，即第六PMOS管M6、第七PMOS管M7、第十PMOS管MlO、第^^一 PMOS 管Mil、第八NMOS管M8、第九NMOS管M9、第十二 NMOS管M12、第十三NMOS管M13、第一反相器I1、第二反相器12、第三反相器13、第四反相器14、电阻Rl和电容Cl ；
所述第一反相器II，其输入端作为数字滤波器5的输入端L，与电平移位电路4输入的电压控制信号V3相连；其输出端与第二反相器12的输入端相连；
所述第二反相器12的输出端与电阻Rl的一端相连；
所述电阻Rl的另一端与第七PMOS管M7的漏极相连；
所述电容Cl跨接于第七PMOS管M7的漏极与地之间；
所述第七PMOS管M7和第八NMOS管M8，其漏极相连，并与第i^一 PMOS管Mll的栅极相连；其栅极相连，并与第一反相器Il的输出端相连；第七PMOS管M7的源极与第六 PMOS管M6的漏极相连；第八NMOS管M8的源极与第九NMOS管M9的漏极相连；
所述第六PMOS管M6和第九NMOS管M9，其栅极相连，并与第三反相器13的输入端相连；第六PMOS管M6的源极与其所在芯片的电源电压Vd相连；第九NMOS管M9的源极与地相连；
所述第十PMOS管M10、第^^一 PMOS管Ml1、第十二 NMOS管M12和第十三NMOS管 M13的栅极分别相连，并与第七PMOS管M7的漏极相连；该第十PMOS管MlO的源极与其所在芯片的电源电压Vd相连；该第十PMOS管MlO的漏极与第i^一 PMOS管Mll的源极相连； 该第i^一 PMOS管Mll的漏极与第十二 NMOS管M12的漏极相连，并与第三反相器13的输入端相连；该第十二 NMOS管M12的源极和第十三NMOS管M13的漏极相连；该第十三NMOS管 M13的源极与地相连；
所述第三反相器13的输出端与第四反相器14的输入端相连；
所述第四反相器14的输出端作为数字滤波器(5)的输出端M，输出电压信号VTOT。
本发明与现有技术相比具有如下优点
1、本发明由于采用单电源供电电路，减小了电源功耗，简化了多芯片设计中电源走线问题。
2、本发明由于采用施密特触发器，减小了因输入电压波动而引起的输出电压不稳定性。
3、本发明由于采用源漏`极互换电路，实现了从低电平到电源电压的移位以及电源电压到低电平电压的移位，增加了电平移位的性能。
4、本发明由于采用数字滤波器，滤除了 I2C走线过长而在I2C输入端产生的尖脉冲，保证了输出电平的稳定性。
图1为现有电平移位电路原理图2为本发明电平移位电路的结构框图3为本发明电平移位电路的电路原理图。
具体实施方式
以下参照附图及其实施例对本发明作进一步描述。
参考图2，本发明的含有数字滤波功能的单电源电平移位电路包括源漏极互换 电路1、单电源供电电路2、施密特触发器3、电平移位器4和数字滤波器5 ；该源漏极互换电 路I的输入端B与其所在芯片提供的电压信号Vin相连，该源漏极互换电路I的输出端C分 别与施密特触发器3和电平移位器4相连，输出电压信号Vl ;该单电源供电电路2的输出 端G与施密特触发器3相连，输出电压信号V4 ;该施密特触发器3的第一输入端D与源漏 极互换电路I输入的电压信号Vl相连，该施密特触发器3的第二输入端E与单电源供电电 路2输入的电压信号V4相连,该施密特触发器3的输出端F与电平移位器4相连,输出电 压控制信号V2 ;该电平移位器4的输出端J与数字滤波器5相连,输出电压控制信号V3 ;该 数字滤波器5的输出端M输出电压信号VoUT。
参考图3，本发明的电路结构如下
所述源漏极互换电路1，由第二十NMOS管M20构成；该第二十NMOS管M20的栅极 与其所在芯片的电源电压Vd相连，其源极和漏极具有互换功能，分别作为源漏极互换电路I 的输入端B和输出端C，该输入端B与其所在芯片提供的电压信号Vin相连，根据其所在芯 片提供的电压信号Vin与其所在芯片的电源电压Vd的差值大小，确定第二十NMOS管M20的 源漏极，该输出端C输出电压信号Vl分别连接到施密特触发器3和电平移位器4。
所述单电源供电电路2，由第一 PMOS管Ml构成；该第一 PMOS管Ml的源极与其所 在芯片的电源电压Vd相连，其栅极和漏极相连，作为单电源供电电路2的输出端G，该输出 端G与施密特触发器3相连，输出电压信号V4。单电源供电电路2将其所在芯片的电源电 压Vd通过第一 PMOS管Ml降低一个阈值电压VTH，实现单电源供电功能。
所述施密特触发器3，包括但不限于3个PMOS管、3个NMOS管，即第十七PMOS管 M17、第十八PMOS管M18、第十九PMOS管M19、第十四NMOS管M14、第十五NMOS管M15和第 十六NMOS管M16，其中
第十七PMOS管M17、第十八PMOS管M18、第十四NMOS管M14和第十五NMOS管M15 的栅极分别相连，作为施密特触发器3的第一输入端D，并与源漏极互换电路I输入的电压 信号Vl相连；
第十八PMOS管M18的漏极和第十五NMOS管M15的漏极相连，作为施密特触发器 3的输出端F,并与电平移位器4相连,输出电压控制信号V2 ；
第十七PMOS管M17的源极作为施密特触发器3的第二输入端E，并与单电源供电 电路2输入的电压信号V4相连；
当电压信号Vl为零电平时，第十四NMOS管M14、第十五NMOS管Ml5和第十六NMOS 管M16均不导通；第十五NMOS管M15和第十六NMOS管M16组成反馈网络，用来控制正向 触发电压V+的值；随着电压信号Vl的增加，第十四NMOS管M14的漏源电压差Vdsi4逐渐降低，当电压信号Vl逐渐增加到第十四NMOS管M14的漏源电压差Vdsi4和第十五NMOS管M15 的栅源电压差Vesi5之和时，即V1=VDS14+Vesi5，输出电压信号V2为低电平；同理，第十八NMOS 管M18和第十九NMOS管M19构成反馈网络，用来控制反向触发电压V_的值，当电压信号Vl 从电压信号V4逐渐减小到电压信号V4与第十八NMOS管M18的漏源电压差Vds18和第十九 NMOS管M19的栅源电压差Vesi9之差时，即V1=V4-VDS18-VDS19时，输出电压信号V2为高电平。
所述数字滤波器5，包括但不限于4个PMOS管、4个NMOS管、4个反相器，即第六 PMOS管M6、第七PMOS管M7、第十PMOS管M10、第^^一 PMOS管Ml1、第八NMOS管M8、第九 NMOS管M9、第十二 NMOS管M12、第十三NMOS管M13、第一反相器I1、第二反相器12、第三反相器13、第四反相器14、电阻Rl和电容Cl，其中
第一反相器II，其输入端作为数字滤波器5的输入端L,与电平移位电路4输入的电压控制信号V3相连；其输出端与第二反相器12的输入端相连；根据电压控制信号V3的高低电平来决定输出电压Vtot的高低电平，当电压控制信号V3为高电平时，第六PMOS管M6 和第七PMOS管M7导通，电容Cl处于充电状态，输出电压Vtot为低电平；反之，当电压控制信号V3为低电平时，第八NMOS管M8和第九NMOS管M9导通，电容Cl处于放电状态，输出电压Votit为高电平；
第二反相器12的输出端与电阻Rl的一端相连；
电阻Rl的另一端与第七PMOS管M7的漏极相连；
电容Cl跨接于第七PMOS管M7的漏极与地之间，电阻Rl和电容Cl的大小共同决定电容充放电时间常数τ。
第七PMOS管Μ7的漏极和第八NMOS管Μ8的漏极相连，并与第i^一 PMOS管Ml I的栅极相连；第七PMOS管M7的栅极和第八NMOS管M8的栅极相连，并 连接到第一反相器Il 的输出端；第七PMOS管M7的源极与第六PMOS管M6的漏极相连；第八NMOS管M8的源极与第九NMOS管M9的漏极相连；
第六PMOS管M6的栅极和第九NMOS管M9的栅极相连，并连接到第三反相器13的输入端；第六PMOS管M6的源极与其所在芯片的电源电压Vd相连；第九NMOS管M9的源极与地相连；
第十PMOS管MlO、第^^一 PMOS管Ml1、第十二 NMOS管Ml2和第十三NMOS管Ml3的栅极分别相连，并与第七PMOS管M7的漏极相连，构成数字滤波器5的充放电回路；该第十 PMOS管MlO的源极与其所在芯片的电源电压Vd相连；该第十PMOS管MlO的漏极与第i^一 PMOS管Mll的源极相连；该第i^一 PMOS管Mll的漏极与第十二 NMOS管M12的漏极相连， 并与第三反相器13的输入端相连，此结构在数字滤波器5中起延迟作用，使输出端电压在所规定的最大充放电时间内保持不变；该第十二 NMOS管M12的源极和第十三NMOS管M13 的漏极相连；该第十三NMOS管M13的源极与地相连；
第三反相器13的输出端与第四反相器14的输入端相连；
第四反相器14的输出端作为数字滤波器5的输出端M,输出电压信号V·。
以上仅是本发明的一个最佳具体实施例，不构成对本发明的任何限制，显然在本发明的构思下，可对电路进行不同的变更和改进，但均在本发明的保护之列。
本发明的具体工作原理如下
当其所在芯片的电源电压Vd与其所在芯片提供的电压信号Vin之差大于阈值电压Vth时，源漏极互换电路I中的第二十NMOS管M20漏端电压跟随其所在芯片提供的电压信号Vin的变化而变化；当其所在芯片的电源电压Vd与其所在芯片提供的电压信号Vin之差小于阈值电压Vth时，第二十NMOS管M20的源极和漏极互换，第二十NMOS管M20的源端电压为Vd-Vth,此时第二十NMOS管M20的源端作为源漏极互换电路I的输出端C，该输出端C分别与施密特触发器3和电平移位器4相连，从而实现了从低电平到电源电压的移位以及电源电压到低电平电压的移位，提高了电平移位的性能。单电源供电电路2将其所在芯片的电源电压Vd降低一个阈值电压VTH，即输出电压信号V4=Vd-Vth，并输出连接到施密特触发器 3，实现了单电源供电功能。施密特触发器3中反馈网络第十五NMOS管M15和第十六NMOS 管M16控制正向触发电压V+的值；当电压信号Vl为低电平时，第十四NMOS管M14、第十五 NMOS管M15和第十六NMOS管M16均不导通；当电压信号Vl为第十四NMOS管M14的阈值电压Vth时，第十四NMOS管M14开始导通；若第十五NMOS管M15导通，电压信号Vl需等于第十四NMOS管M14的漏源电压和第十五NMOS管M15的栅源电压之和，即电压信号Vl = VDS14+VGS15,此时电压信号V2为低电平；同理，反馈网络第十八PMOS管M18和第十九PMOS管 M19控制反向触发电压V—的值，若第十八PMOS管M18和第十九PMOS管M19均导通，则电压信号Vl需为电压信号V4与第十八NMOS管M18的漏源电压差Vds18和第十九NMOS管M19的栅源电压差Vesi9之差，即V1=V4-VDS18-VDS19，此时电压控制信号V2为高电平；施密特触发器 3输出的电压控制信号V2是具有翻转迟滞量△ V的电压信号，并输出连接到电平移位器4， 减小了因输入电压波动而引起的输出电压不稳定性。电平移位器4是将电压控制信号V2 转换成电压控制信号V3，并输出连接到数字滤波器5。当电压控制信号V3为高电平时，数字滤波器5中的第六PMOS管M6和第七PMOS管M7导通，电容Cl处于充电状态，此时输出电压信号Vtot为低电平；当电压控制信号V3从高电平变为低电平时，第八NMOS管M8导通， 第一反相器Il输出高电平，当电容Cl上电压达到第十PMOS管M10、第i^一 PMOS管Mil、第十二 NMOS管M12和第十三NMOS管M13的翻转电压时，第三反相器13的输入端电压由低电平变为高电平，从而使第九NMOS管M9导通，使电容Cl处于放电状态，输出电压Vtot由低电平变为高电平；若电压控制信号V3为低电平时间较短，输出电压Vott电平不发生变化；同理，电压控制信号V3为低电平时，第三反相器13的输入端电压为高电平，电容Cl上的电压为低电平，输出电压Votit端为高电平；当电压控制信号V3由低电平变为高电平时，第七PMOS 管M7导通，电容Cl通过电阻Rl和第二反相器12放电，若电容Cl上电压达到第十PMOS管 M10、第^^一 PMOS管Mil、第十二 NMOS管M12和第十三NMOS管M13的翻转电压时，第三反相器13的输入端电压从高电平变为低电平，第六PMOS管M6导通，电容Cl上电压恒为低电平，输出电压Votjt由高电平变为低电平；若电压控制信号V3为高电平时间较短,输出电压 Vtot可能不发生翻转；电阻Rl和电容Cl的大小影响时间常数τ，进而决定充放电时间和可滤除的最大尖峰脉冲宽度，实现输出电压的稳定性。
以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列 。
权利要求
1.一种含有数字滤波功能的单电源电平移位电路，包括电平移位器(4)，其特征在于 电平移位器(4)的第一输入端连接有施密特触发器(3)，用于为电平移位器(4)提供电压控制信号V2 ;电平移位器(4)的第二输入端连接有源漏极互换电路(I)，用于为电平移位器(4)提供电压信号Vl ;电平移位器(4)的输出端连接有数字滤波器(5)，该数字滤波器(5) 用于输出电压信号Vott;施密特触发器(3)的第一输入端连接有单电源供电电路(2)，用于为施密特触发器(3)提供电压信号V4 ;施密特触发器(3)的第二输入端连接有源漏极互换电路(I)，用于为施密特触发器(3)提供电压信号VI。
2.根据权利要求1所述的含有数字滤波功能的单电源电平移位电路，其特征在于源漏极互换电路(I)，由第二十NMOS管M20构成；该第二十NMOS管M20的栅极与其所在芯片的电源电压Vd相连，其源极和漏极具有互换功能，分别作为源漏极互换电路(I)的输入端B和输出端C，该输入端B与其所在芯片提供的电压信号Vin相连，该输出端C分别与施密特触发器⑶和电平移位器⑷相连，输出电压信号VI。
3.根据权利要求1所述的含有数字滤波功能的单电源电平移位电路，其特征在于单电源供电电路(2)，由第一 PMOS管Ml构成；该第一 PMOS管Ml的源极与其所在芯片的电源电压Vd相连，其栅极和漏极相连，作为单电源供电电路⑵的输出端G，该输出端G与施密特触发器(3)相连,输出电压信号V4。
4.根据权利要求1所述的含有数字滤波功能的单电源电平移位电路，其特征在于施密特触发器(3)，设有两个输入端和一个输出端，其第一输入端D与源漏极互换电路(I)输入的电压信号Vl相连,其第二输入端E与单电源供电电路(2)输入的电压信号V4相连,其输出端F与电平移位器(4)相连,输出电压控制信号V2。
5.根据权利要求1所述的含有数字滤波功能的单电源电平移位电路，其特征在于数字滤波器(5)，包括4个PMOS管、4个NMOS管、4个反相器，即第六PMOS管M6、第七PMOS管 M7、第十PMOS管M10、第^^一 PMOS管Mil、第八NMOS管M8、第九NMOS管M9、第十二 NMOS管 M12、第十三NMOS管M13、第一反相器I1、第二反相器12、第三反相器13、第四反相器14、电阻Rl和电容Cl ；所述第一反相器II,其输入端作为数字滤波器(5)的输入端L,与电平移位电路⑷输入的电压控制信号V3相连；其输出端与第二反相器12的输入端相连；所述第二反相器12的输出端与电阻Rl的一端相连；所述电阻Rl的另一端与第七PMOS管M7的漏极相连；所述电容Cl跨接于第七PMOS管M7的漏极与地之间；所述第七PMOS管M7和第八NMOS管M8，其漏极相连，并与第i^一 PMOS管Mll的栅极相连；其栅极相连，并与第一反相器Il的输出端相连；第七PMOS管M7的源极与第六PMOS管 M6的漏极相连；第八NMOS管M8的源极与第九NMOS管M9的漏极相连；所述第六PMOS管M6和第九NMOS管M9，其栅极相连，并与第三反相器13的输入端相连；第六PMOS管M6的源极与其所在芯片的电源电压Vd相连；第九NMOS管M9的源极与地相连；所述第十PMOS管M10、第^^一 PMOS管Mil、第十二 NMOS管M12和第十三NMOS管M13 的栅极分别相连，并与第七PMOS管M7的漏极相连；该第十PMOS管MlO的源极与其所在芯片的电源电压Vd相连；该第十PMOS管MlO的漏极与第i^一 PMOS管Mll的源极相连；该第i^一 PMOS管Mll的漏极与 第十二 NMOS管M12的漏极相连，并与第三反相器13的输入端相连；该第十二 NMOS管M12的源极和第十三NMOS管M13的漏极相连；该第十三NMOS管M13 的源极与地相连；所述第三反相器13的输出端与第四反相器14的输入端相连；所述第四反相器14的输出端作为数字滤波器(5)的输出端M，输出电压信号VTOT。
全文摘要
本发明公开了一种含有数字滤波功能的单电源电平移位电路，主要解决现有电平移位电路静态功耗过大，输出电压存在波动以及多电源信号传输困难的问题。该电平移位电路包括源漏极互换电路(1)、单电源供电电路(2)、施密特触发器(3)、电平移位器(4)和数字滤波器(5)。源漏极互换电路(1)输出电压信号V1，分别连接到施密特触发器(3)和电平移位器(4)，单电源供电电路(2)为施密特触发器(3)提供电压控制信号V4，施密特触发器(3)为电平移位电路(4)提供电压控制信号V2，电平移位电路(4)为数字滤波器(5)提供电压信号V3，数字滤波器(5)输出电压信号VOUT。本发明提高了输出电压稳定性，减小了静态功耗，提高了电平转换精度，滤除了尖脉冲干扰波，可用于模拟集成电路。
文档编号H03K19/0185GK103066989SQ20121055914
公开日2013年4月24日 申请日期2012年12月20日 优先权日2012年12月20日
发明者何惠森, 来新泉, 秦国华, 韩杰 申请人:西安电子科技大学