专利名称：任意转发比数字相参转发方法
技术领域：
本发明涉及一种航天外测、卫星应用中数字化、软件化应答机中任意设置转发比、实现简单的相参转发实现方法。
背景技术：
目前，雷达接收飞行器上应答机转发信号的应答式工作分为相参应答式和非相参应答式两种。采用相参应答式工作时，应答机的收、发频率之间保持严格的转发比关系。近年，高精度无线电外测系统大多采用连续波测量体制，连续波外测系统又分为相参和非相参两大类。相参系统与非相参系统相比，具有许多优点，主要有测量精度高，节省下行功率，地面设备简单，作用距离远等优点。因此，现有的单站测量系统几乎无例外地采用了相参体制。但是，单站测量精度有限。为达到较高的测量精度，往往需要采用多站交会的方法。在这种情况下，需要应答机同二个以上地面站协同工作，需进行多路相参转发，对相参转发带来了更高的技术要求，因此找到一种好的相参转发方法，必然会给高精度外测带来很大的好处。为了实现相参转发和下行频率与上行频率的相参，传统实现方式主要针对不同的转发比，采用不同的硬件电路，通过模拟锁相环来实现，因此，采用传统的模拟技术实现多功能应答机是非常困难的。模拟锁相环实现相参转发的不足之处在于
I.很难实现应答机的通用化设计。方法上采用针对不同转发比设计相应的硬件电路，当改变转发比时，必须重新进行硬件电路的设计。2.不利于应答机接收灵敏度的提高。采用模拟体制的相参转发受模拟锁相环环路带宽的限制，其接收灵敏度一般较低，不能适应对应答机灵敏度越来越高的要求。3.生产性较差。由于采用模拟电路实现，电路性能受模拟器件的影响较大，需进行较长时间的调试，选择匹配的工作点参数，生产性很难得到有效的保证。尤其是近年来，随着用户需求的变化，对应答机的通用化、综合化提出了较高的要求，一台应答机需配合不同体制测量系统进行工作，实现任意转发比的相参转发是其中的关键技术之一。
发明内容
本发明的任务是针对模拟相参转发技术的不足，提供一种实现简单、占用资源少、可靠性高，转发比可任意设置的相参转发方法，可在FPGA、CPLD、DSP等硬件平台上实现。本发明通过以下措施来达到。一种任意转发比数字相参转发方法，其特征在于包括如下步骤一种任意转发比数字相参转发方法，其特征在于包括如下步骤将输入的模拟信号通过模数转换器A/D变换的数字信号送入一个由鉴相器相连环路滤波器和环路DCO组成的数字锁相环DPLL，对输入载波信号进行捕获和锁定，输入信号与环路DCO产生的本地信号通过鉴相进行鉴相后，由环路滤波器产生误差控制信号，将其转化为环路DCO的频率控制误差信号，并与设定的中心频率控制字相加，作为环路DCO的频率控制字，对环路DCO的输出频率进行调整，实现环路DCO输出频率的闭环控制，当DPLL锁定后，环路DCO的输出频率f；ut与输入频率f in完全相同，同时与环路DCO输入频率控制字相连一个相参DC0，用于输出相参信号的产生，相参DCO中的相参相位累加溢出值受相参相位累加器位数N和相参转发比P的控制，变为27 P，当环路DCO的频率控制字发生变化时，相参DCO的输出频率也随着频率控制字的变化而改变，再通过数模转换器D/A变换，将数字相参信号转换为模拟相参信号，实现输出频率与输入频率的相参f；ut=P fin。本发明相比现有技术方法的有益效果是
本发明通过A/D变换将输入的模拟信号转换为数字信号，通过信号处理完成相参处理后，再经过D/A变换将数字相参信号转换为模拟相参信号，实现输出频率与输入频率的相参，输出频率与输入频率满足转发比的关系f；ut=P fin。创造性地提出了在相同的频率控制字下改变相参DCO中相位累加器溢出值实现输出频率变化的方法，由于相参相位累加器的溢出值可以预先计算和设置，因此在实现比较简单，不涉及复杂的相参运算，占用的资源也 非常少，具有设置简单灵活，转发比可任意设置、性能稳定、设计简单可靠等技术特点，可在FPGA、CPLD、DSP等硬件平台上实现，通过配置软件可适应不同的转发比要求，摆脱了以往模拟相参、数字设计等方式的局限性，有利于应答机的通用化、综合化设计的相参转发。
下面结合附图和具体实施方式
对本方法作进一步说明。图I是本发明任意转发比相参转发的原理示意框图。图2是本发明相参支路相参DCO实现示意图。
具体实施例方式参阅图I。在所描述的任意转发比数字相参转发中，输入的模拟信号的通过模数转换器A/D变换，将转换为的数字信号送入一个由鉴相器相连环路滤波器和环路DCO组成的数字锁相环DPLL对输入载波信号进行捕获和锁定，DPLL是一种相位反馈控制系统。它根据输入信号与本地载波信号之间的相位误差，对本地估算时钟的相位进行连续不断的反馈调节，使本地载波信号相位跟踪输入信号相位。DPLL通常有三个组成模块数字鉴相器(DB))、数字环路滤波器(DLF)、数控振荡器(DCO)。数字鉴相器DPD由乘法器和低通滤波器构成，乘法器对输入信号和DCO的输出信号进行乘法运算，通过滤波器滤除高次分量，滤波后的误差信号作为数字环路滤波器DLF的输入，数字环路滤波器DLF由与加法器相连的直连通道和累加通道组成，直连通道和累加通道分别连有一个乘法器，通过乘法器系数的调节实现不同带宽的环路滤波器。环路滤波器对输入的误差信号进行处理后输出频率误差控制信号，频率误差控制信号输出至数控振荡器DC0。数控振荡器DCO采用DDS原理由相位累加器以及与累加器输入端相连的加法器，加法器的输入端分别连接频率控制字寄存器和环路滤波器的输出，相位累加器的输出端连接相位/幅度转换器组成。在本实例中，输入信号与环路DCO产生的本地信号通过鉴相进行鉴相后，由环路滤波器产生误差控制信号并转化为频率控制误差信号与设定的中心频率控制字相加作为环路DCO的频率控制字，对环路DCO的输出频率进行调整，实现环路DCO输出频率的闭环控制。当数字锁相环锁定后，环路DCO的输出频率与输入频率完全相同；同时，与环路DCO输入频率控制字相连有一个相参DC0,用于输出相参信号的产生,相参DCO中的相参相位累加溢出值受相参相位累加器位数N和相参转发比P的控制为2N/ P，当环路DCO的频率控制字发生变化时，相参DCO的输出频率也随着频率控制字的变化而改变，达到输入输出频率fout= P fin相参的目的，相参DCO的输出频率经过D/A变换后获得相参的模拟信号。参阅图2。本发明的核心是图I中相参DCO的实现，相参DCO包括，相连于相位累加器输入端的频率控制字寄存器和相连相位累加器输出端将相参输出的相位/幅度转换器，还包括相连于相位累加器与相位/幅度转换器两者接点的减法器和相连减法器输入端的相位累加器溢出值寄存器，以及相连于所述减法器输出端与所述相位累加器输入端之间的判决逻辑器。相参DCO的工作过程为相位累加器以频率控制字为增量进行累加，同时把相位
累加器的输出值与相位累加器溢出值寄存器保存的溢出值2N/P通过减法器进行相减运算，并把相减的结果通过判决逻辑器进行判决，如果不够减相位累加器的值直接输出，够减则把相减的余量作为相位累加器的输出值，实现相位累加器以寄存器保存的溢出值为模进行的累加运算，并将相位累加器的输出值通过相位/幅度转换后输出。以上所述的仅是本发明的优选实施实例。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干变形和改进，这些变更和改变应视为
属于本发明的保护范围。
权利要求
1.一种任意转发比数字相参转发方法，其特征在于包括如下步骤将输入的模拟信号通过模数转换器A/D变换的数字信号送入一个由鉴相器相连环路滤波器和环路DCO组成的数字锁相环DPLL，对输入载波信号进行捕获和锁定，输入信号与环路DCO产生的本地信号通过鉴相进行鉴相后，由环路滤波器产生误差控制信号，将其转化为环路DCO的频率控制误差信号，并与设定的中心频率控制字相加，作为环路DCO的频率控制字，对环路DCO的输出频率进行调整，实现环路DCO输出频率的闭环控制，当DPLL锁定后，环路DCO的输出频率fout与输入频率fin完全相同，同时与环路DCO输入频率控制字相连一个相参DC0，用于输出相参信号的产生，相参DCO中的相参相位累加溢出值受相参相位累加器位数N和相参转发比P的控制，变为2N/P，当环路DCO的频率控制字发生变化时，相参DCO的输出频率也随着频率控制字的变化而改变，再通过数模转换器D/A变换，将数字相参信号转换为模拟相参信号，实现输出频率与输入频率的相参Jrat=P fin°
2.如权利要求I所述的任意转发比数字相参转发方法，其特征在于，DPLL是一种相位反馈控制系统，它根据输入信号与本地载波信号之间的相位误差，对本地估算时钟的相位进行连续不断的反馈调节，使本地载波信号相位跟踪输入信号相位。
3.如权利要求I所述的任意转发比数字相参转发方法，其特征在于，DPLL有三个组成模块数字鉴相器DPD、数字环路滤波器DLF、数控振荡器DC0。
4.如权利要求3所述的任意转发比数字相参转发方法，其特征在于，数字鉴相器DH)由乘法器和低通滤波器构成，乘法器对输入信号和DCO的输出信号进行乘法运算，通过滤波器滤除高次分量，滤波后的误差信号作为数字环路滤波器DLF的输入。
5.如权利要求3所述的任意转发比数字相参转发方法，其特征在于，数字环路滤波器DLF由与加法器相连的直连通道和累加通道组成，直连通道和累加通道又分别连有一个乘法器，通过乘法器系数的调节实现不同带宽的环路滤波器。
6.如权利要求3所述的任意转发比数字相参转发方法，其特征在于，数字环路滤波器对输入的误差信号进行处理后输出频率误差控制信号，频率误差控制信号输出至数控振荡器 DC0。
7.如权利要求3所述的任意转发比数字相参转发方法，其特征在于，数控振荡器DCO采用DDS原理由相位累加器以及与累加器输入端相连的加法器，加法器的输入端分别连接频率控制字寄存器和环路滤波器的输出，相位累加器的输出端连接相位/幅度转换器组成。
8.如权利要求I所述的任意转发比数字相参转发方法，其特征在于，相参DCO包括，相连于相位累加器输入端的频率控制字寄存器和相连相位累加器输出端将相参输出的相位/幅度转换器，还包括相连于相位累加器与相位/幅度转换器两者接点的减法器和相连减法器输入端的相位累加器溢出值寄存器，以及相连于所述减法器输出端与所述相位累加器输入端之间的判决逻辑器。
9.如权利要求8所述的任意转发比数字相参转发方法，其特征在于，相位累加器以频率控制字为增量进行累加，同时把相位累加器的输出值与相位累加器溢出值寄存器保存的溢出值2N/ P通过减法器进行相减运算，并把相减的结果通过判决逻辑器进行判决，如果不够减相位累加器的值直接输出，够减则把相减的余量作为相位累加器的输出值，实现相位累加器以寄存器保存的溢出值为模进行的累加运算，并将相位累加器的输出值通过相位/幅度转换后输出。
全文摘要
本发明提出的一种任意转发比数字相参转发方法，旨在提供一种可在FPGA、CPLD、DSP等硬件平台上实现，具有转发比可任意设置、性能稳定、设计简单可靠，在数字化应答机中输出输入频率满足一定转发比关系的方法。本发明通过下述技术方案实现输入信号与环路DCO产生的本地信号通过鉴相器和环路滤波器后产生误差控制信号，并与中心频率控制字相加，作为环路DCO的频率控制字，实现环路的闭环控制，当环路锁定后环路DCO的频率与fin相同；相参DCO中的相参相位累加溢出值受相参相位累加器位数N和转发比ρ的控制变为2N/ρ，在环路DCO同一频率控制字的控制下实现输出频率的相参fout=ρfin。
文档编号H03L7/085GK102916692SQ20121041833
公开日2013年2月6日 申请日期2012年10月28日 优先权日2012年10月28日
发明者周林, 李军, 陈霞, 黄成方, 赵燕 申请人:中国电子科技集团公司第十研究所