专利名称：一种三值低功耗多米诺比较单元的利记博彩app
技术领域：
本发明涉及一种数值比较电路，尤其是涉及一种三值低功耗多米诺比较单元。
背景技术：
数值比较器是数字系统中重要的数字器件之一，是构成算术运算器的最基本单元，用来判断二个数值的大小。采用三值信号的数值比较器，比较结果(大于、等于、小于)可用一个三值信号表示，与同样数量二值信号相比，前者可以减少电路系统间的连线、增加单线携带信息量能力，从而提高了空间和时间的利用率，降低数值比较器的功耗。而比较单元作为构成数值比较器的主要模块，其功耗又决定了比较器的功耗。随着半导体工艺的不断进步，布线面积已成为限制芯片面积的主要因素，采用多 值理论设计的电路，可以有效节省芯片面积，降低生产成本。同时，多米诺电路以其速度快的优良特性，被广泛应用于微处理器、存储器、缓存器和探测仪器中的高速运算电路及关键路径中。多米诺电路由于周期性的预充电和放电操作，通常表现出较高的开关活动性，因此动态能耗较大。绝热多米诺电路，采用交流电源供电，其能量转换方式是汲取的电荷从电源传至节点电容，再返回至电源端，实现能量的循环利用，从而降低电路功耗。多值单轨多米诺电路中，多值输入信号需要经过文字运算转化为二值输入信号，采用双轨逻辑可省去文字运算，简化设计。因此，将多值逻辑、绝热逻辑与双轨多米诺电路结合起来应用到数值比较器的设计中具有现实意义。
发明内容
本发明所要解决的技术问题是提供一种在保证具有正确的逻辑功能的前提下，功耗较低的三值低功耗多米诺比较单元。本发明解决上述技术问题所采用的技术方案为一种三值低功耗多米诺比较单元，该比较单元的输入信号包括第一数值信号、第一互补数值信号、第二数值信号，第二互补数值信号、高位比较输出信号、互补高位比较输出信号，该比较单元包括用于控制逻辑2信号产生的第一控制电路、用于控制逻辑I信号产生的第二控制电路和比较信号产生电路，所述的第一控制电路接入所述的第一数值信号、所述的第一互补数值信号、所述的第二数值信号，所述的第二互补数值信号、所述的高位比较输出信号和所述的互补高位比较输出信号，所述的第二控制电路接入所述的第一数值信号、所述的第一互补数值信号、所述的第二数值信号，所述的第二互补数值信号、所述的高位比较输出信号和所述的互补高位比较输出信号，所述的比较信号产生电路接入所述的第一控制电路的输出信号和所述的第二控制电路的输出信号，所述的比较信号产生电路的信号输出端输出该比较单元的比较结果，所述的比较信号产生电路的互补信号输出端输出该比较单元的互补比较结果。所述的第一控制电路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第i^一 NMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管,所述的第一 POMS管的漏极、所述的第一 NMOS管的漏极、所述的第三NMOS管的漏极和所述的第七NMOS管的漏极连接且其连接端为所述的第一控制电路的第一控制信号输出端，所述的第一 NMOS管的源极与所述的第二 NMOS管的漏极连接，所述的第三NMOS管的源极与所述的第四NMOS管的漏极连接，所述的第二 NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第五NMOS管的源极与所述的第六NMOS管的漏极连接，所述的第二 POMS管的漏极、所述的第八NMOS管的漏极、所述的第九NMOS管的漏极和所述的第十一 NMOS管的漏极连接且其连接端为所述的第一控制电路的第二控制信号输出端，所述的第九NMOS管的源极与所述的第十NMOS管的漏极连接，所述的第十一 NMOS管的源极与所述的第十二 NMOS管的漏极连接，所述的第十NMOS管的源极、所述的第十二NMOS管的源极和所述的第十三NMOS管的漏极连接，所述的第十三NMOS管的源极与所述的第十四NMOS管的漏极连接，所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第十四NMOS管的源极和所述的第十五NMOS管的漏极连接，所述的第一 NMOS管的栅极和所述的第四NMOS管的栅极均接入所述的第一数值信号，所述的第九NMOS管的栅极和所述的第十二 NMOS管的栅极均接入所述的第一互补数值信号，所述的第二 NMOS管的栅极和所述的第三NMOS管的栅极均接入所述的第二互补数值信号，所述的第十NMOS管的栅极和所述的第十一 NMOS管的栅极均接入所述的第二数值信号，所述的第五NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十三NMOS管的栅极均接入所述的高位比较输出信号，所述的第六NONS管的栅极、所述的第八NMOS管的栅极和所述的第十四NMOS管的栅极均接入所述的互补高位比较输出信号，所述的第一 POMS管的源极、所述的第二 POMS管的源极和所述的第十五NMOS管的源极均接入幅值电平对应逻辑2的功率时 钟信号，所述的第一 PMOS管的栅极、所述的第二 PMOS管的栅极和所述的第十五NMOS管的栅极均接入幅值电平对应逻辑2的第一钟控时钟信号，所述的幅值电平对应逻辑2的功率时钟信号与所述的幅值电平对应逻辑2的第一钟控时钟信号的相位相差180度。所述的第二控制电路包括第三PMOS管、第四PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三i^一 NMOS管、第三十二 NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管和第三十六NMOS管，所述的第三POMS管的漏极、所述的第十六NMOS管的漏极、所述的第十八NMOS管的漏极和所述的第二十NMOS管的漏极连接且其连接端为所述的第二控制电路的第一控制信号输出端，所述的第十六NMOS管的源极与所述的第十七NMOS管的漏极连接，所述的第十八NMOS管的源极与所述的第十九NMOS管的漏极连接，所述的第二十NMOS管的源极与所述的第二十一 NMOS管的漏极连接，所述的第二十一 NMOS管的源极与所述的第二十二 NMOS管的漏极连接，所述的第二十二 NMOS管的源极与所述的第二十三NMOS管的漏极连接，所述的第十七NMOS管的源极、所述的第十九NMOS管的源极、所述的第二十三NMOS管的源极和所述的第二十四NMOS管的漏极连接，所述的第二十四NMOS管的源极与所述的第二十五NMOS管的漏极连接，所述的第四POMS管的漏极、所述的第二十六NMOS管的漏极、所述的第三十NMOS管的漏极和所述的第三十二 NMOS管的漏极连接且其连接端为所述的第二控制电路的第二控制信号输出端，所述的第二十六NMOS管的源极与所述的第二十七NMOS管的漏极连接，所述的第二十七NMOS管的源极与所述的第二十八NMOS管的漏极连接，所述的第二十八NMOS管的源极与所述的第二十九NMOS管的漏极连接,所述的第三十NMOS管的源极与所述的第三^ NMOS管的漏极连接，所述的第三十二 NMOS管的源极与所述的第三十三NMOS管的漏极连接，所述的第二十九NMOS管的源极、所述的第三^ NMOS管的源极、所述的第三十三NMOS管的源极和所述的第三十四NMOS管的漏极连接，所述的第三十四NMOS管的源极与所述的第三十五NMOS管的漏极连接，所述的第二十五NMOS管的源极、所述的第三十五NMOS管的源极和所述的第三十六NMOS管的漏极连接，所述的第十六NMOS管的栅极、所述的第二十NMOS管的栅极、所述的第二十一 NMOS管的栅极、所述的第二十六NMOS管的栅极、所述的第二十七NMOS管的栅极和所述的第三十二 NMOS管的栅极均接入所述的第一数值信号，所述的第十七NMOS管的栅极、所述的第二十二 NMOS管的栅极、所述的第二十三NMOS管的栅极、所述的第二十八NMOS管的栅极、所述的第二十九NMOS管的栅极和所述的第三十三NMOS管的栅极均接入所述的第二数值信号，所述的第十八NMOS管的栅极和所述的第三十NMOS管的栅极均接入所述的第一互补数值信号，所述的第十九NMOS管的栅极和所述的第三十NMOS管的栅极均接入所述的第二互补数值信号，所述的第二十四NMOS管的栅极和所述的第三十四NMOS管的栅极均接入所述的高位比较输出信号，所述的第二十五NMOS管的栅极和所述的第三十五NMOS管的栅极均接入所述的互补高位比较输出信号，所述的第三POMS管的源极、·所述的第四POMS管的源极和所述的第三十六NMOS管的源极均接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第三PMOS管的栅极、所述的第四PMOS管的栅极和所述的第三十六NMOS管的栅极均接入所述的幅值电平对应逻辑2的第一钟控时钟信号。所述的比较信号产生电路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三十七NMOS管和第三十八NMOS管，所述的第五POMS管的漏极、所述的第六POMS管的漏极和所述的第三十七NMOS管的漏极连接且其连接端为所述的比较信号产生电路的信号输出端，所述的第七POMS管的漏极、所述的第八POMS管的漏极和所述的第三十八NMOS管的漏极连接且其连接端为所述的比较信号产生电路的互补信号输出端，所述的第五PMOS管的栅极与所述的第一控制电路的第一控制信号输出端连接，所述的第六PMOS管的栅极与所述的第二控制电路的第一控制信号输出端连接，所述的第七PMOS管的栅极与所述的第二控制电路的第二控制信号输出端连接，所述的第八PMOS管的栅极与所述的第一控制电路的第二控制信号输出端连接，所述的第五POMS管的源极、所述的第八POMS管的源极、所述的第三十七NMOS管的源极和所述的第三十八NMOS管的源极均接入所述的幅值电平对应逻辑2的第一钟控时钟信号，所述的第六POMS管的源极和所述的第七POMS管的源极均接入幅值电平对应逻辑的I的第二钟控时钟信号，所述的第三十七NMOS管的栅极和所述的第三十八NMOS管的栅极均接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第一钟控时钟信号的相位与所述的第二钟控时钟信号的相位相同。与现有技术相比，本发明的优点在于通过将多值逻辑、绝热逻辑与双轨多米诺电路应用到数值比较单元的设计中，结合开关信号理论设计出符合正确的逻辑功能的三值低功耗多米诺比较单元，该比较单元由第一控制电路、第二控制电路和比较信号产生电路组成，逻辑功能正确，且结构简单，与采用直流电源的常规三值多米诺数值比较单元相比，该三值低功耗多米诺比较单元功耗节省约60%，具有明显的低功耗特性。
图I (a)为Ci+1=0时，Ci的卡诺图；图I (b)为Ci+1=l时，Ci的卡诺图；图I (c)为Ci+1=2时，Ci的卡诺图；图2 (a)为Ci+1=0时，G的卡诺图；图2 (b)为Ci+1=l时，f的卡诺图；图2 (C)为Ci+1=2时，G的卡诺图； 图3 Ca)为本发明的电路图；图3 (b)为本发明的符号图；图4 Ca)为本发明的第一控制电路的电路图；图4 (b)为本发明的第一控制电路的符号图；图5 Ca)为本发明的第二控制电路的电路图；图5 (b)为本发明的第二控制电路的符号图；图6 Ca)为本发明的比较信号产生电路的电路图；图6 (b)为本发明的比较信号产生电路的符号图；图7为功率时钟信号、第一钟控时钟信号和第二钟控时钟信号的波形图；图8为本发明的模拟波形图；图9为本发明与常规三值多米诺比较单元的瞬态能耗比较图。
具体实施例方式以下结合附图实施例对本发明作进一步详细描述。一种三值低功耗多米诺比较单元，该比较单元的输入信号包括第一数值信号、第一互补数值信号、第二数值信号，第二互补数值信号、高位比较输出信号、互补高位比较输出信号，该比较单元包括用于控制逻辑2信号产生的第一控制电路、用于控制逻辑I信号产生的第二控制电路和比较信号产生电路，第一控制电路接入第一数值信号、第一互补数值信号、第二数值信号，第二互补数值信号、高位比较输出信号和互补高位比较输出信号，第二控制电路接入第一数值信号、第一互补数值信号、第二数值信号，第二互补数值信号、高位比较输出信号和互补高位比较输出信号，比较信号产生电路接入第一控制电路的输出信号和第二控制电路的输出信号，比较信号产生电路的信号输出端输出该比较单元的比较结果，比较信号产生电路的互补信号输出端输出该比较单元的互补比较结果。三值低功耗多米诺比较单元的设计思路为首先引入三值逻辑。应用三值逻辑设计数值比较单元有个优点比较结果(大于、等于、小于)正好可以用一个三值信号予以表示。设仏为输入比较单元的第一数值信号、Bi为输入比较单元的第二数值信号，Ci+1为输入比较单元的高位比较输出信号，(^为比较单元输出的比较结果。如果待比较的两个数均为一位数，则输入比较单元的第一数值信号和第二数值信号即为待比较的两个数值对应的信号，此时Ci+1=l ;如果待比较的两个数均为多位数，则Ai为待比较的第一个多位数中的第i位数对应的信号，Bi为待比较的第二个多位数中的第i位数对应的信号，Ci+1为待比较的第一个多位数的第i位以上的高位数A和待比较的第二个多位数的第i位以上的高位数B的比较结果，Ci为比较单元的比较结果，即待比较的第一个多位数中从第i位至最高位的数值和待比较的第二个多位数中从第i位至最高位的数值的比较结果。由此，我们可以得到Ci的定义为
权利要求
1.一种三值低功耗多米诺比较单元，该比较单元的输入信号包括第一数值信号、第一互补数值信号、第二数值信号，第二互补数值信号、高位比较输出信号、互补高位比较输出信号，其特征在于该比较单元包括用于控制逻辑2信号产生的第一控制电路、用于控制逻辑I信号产生的第二控制电路和比较信号产生电路，所述的第一控制电路接入所述的第一数值信号、所述的第一互补数值信号、所述的第二数值信号，所述的第二互补数值信号、所述的高位比较输出信号和所述的互补高位比较输出信号，所述的第二控制电路接入所述的第一数值信号、所述的第一互补数值信号、所述的第二数值信号，所述的第二互补数值信号、所述的高位比较输出信号和所述的互补高位比较输出信号，所述的比较信号产生电路接入所述的第一控制电路的输出信号和所述的第二控制电路的输出信号，所述的比较信号产生电路的信号输出端输出该比较单元的比较结果，所述的比较信号产生电路的互补信号输出端输出该比较单元的互补比较结果。
2.根据权利要求I所述的一种三值低功耗多米诺比较单元，其特征在于所述的第一控制电路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第i^一 NMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，所述的第一POMS管的漏极、所述的第一 NMOS管的漏极、所述的第三NMOS管的漏极和所述的第七NMOS管的漏极连接且其连接端为所述的第一控制电路的第一控制信号输出端，所述的第一NMOS管的源极与所述的第二 NMOS管的漏极连接，所述的第三NMOS管的源极与所述的第四NMOS管的漏极连接，所述的第二 NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第五NMOS管的源极与所述的第六NMOS管的漏极连接，所述的第二POMS管的漏极、所述的第八NMOS管的漏极、所述的第九NMOS管的漏极和所述的第i^一NMOS管的漏极连接且其连接端为所述的第一控制电路的第二控制信号输出端，所述的第九NMOS管的源极与所述的第十NMOS管的漏极连接，所述的第十一 NMOS管的源极与所述的第十二 NMOS管的漏极连接,所述的第十NMOS管的源极、所述的第十二 NMOS管的源极和所述的第十三NMOS管的漏极连接，所述的第十三NMOS管的源极与所述的第十四NMOS管的漏极连接，所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第十四NMOS管的源极和所述的第十五NMOS管的漏极连接，所述的第一 NMOS管的栅极和所述的第四NMOS管的栅极均接入所述的第一数值信号，所述的第九NMOS管的栅极和所述的第十二 NMOS管的栅极均接入所述的第一互补数值信号，所述的第二 NMOS管的栅极和所述的第三NMOS管的栅极均接入所述的第二互补数值信号，所述的第十NMOS管的栅极和所述的第十一 NMOS管的栅极均接入所述的第二数值信号，所述的第五NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十三NMOS管的栅极均接入所述的高位比较输出信号，所述的第六NONS管的栅极、所述的第八NMOS管的栅极和所述的第十四NMOS管的栅极均接入所述的互补高位比较输出信号，所述的第一 POMS管的源极、所述的第二 POMS管的源极和所述的第十五NMOS管的源极均接入幅值电平对应逻辑2的功率时钟信号，所述的第一PMOS管的栅极、所述的第二 PMOS管的栅极和所述的第十五NMOS管的栅极均接入幅值电平对应逻辑2的第一钟控时钟信号，所述的幅值电平对应逻辑2的功率时钟信号与所述的幅值电平对应逻辑2的第一钟控时钟信号的相位相差180度。
3.根据权利要求2所述的一种三值低功耗多米诺比较单元，其特征在于所述的第二控制电路包括第三PMOS管、第四PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一 NMOS管、第三十二 NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管和第三十六NMOS管，所述的第三POMS管的漏极、所述的第十六NMOS管的漏 极、所述的第十八NMOS管的漏极和所述的第二十NMOS管的漏极连接且其连接端为所述的第二控制电路的第一控制信号输出端，所述的第十六NMOS管的源极与所述的第十七NMOS管的漏极连接，所述的第十八NMOS管的源极与所述的第十九NMOS管的漏极连接，所述的第二十NMOS管的源极与所述的第二十一 NMOS管的漏极连接，所述的第二十一 NMOS管的源极与所述的第二十二 NMOS管的漏极连接，所述的第二十二 NMOS管的源极与所述的第二十三NMOS管的漏极连接,所述的第十七NMOS管的源极、所述的第十九NMOS管的源极、所述的第二十三NMOS管的源极和所述的第二十四NMOS管的漏极连接，所述的第二十四NMOS管的源极与所述的第二十五NMOS管的漏极连接，所述的第四POMS管的漏极、所述的第二十六NMOS管的漏极、所述的第三十NMOS管的漏极和所述的第三十二 NMOS管的漏极连接且其连接端为所述的第二控制电路的第二控制信号输出端，所述的第二十六NMOS管的源极与所述的第二十七NMOS管的漏极连接，所述的第二十七NMOS管的源极与所述的第二十八NMOS管的漏极连接，所述的第二十八NMOS管的源极与所述的第二十九NMOS管的漏极连接，所述的第三十NMOS管的源极与所述的第三十一匪OS管的漏极连接，所述的第三十二 NMOS管的源极与所述的第三十三NMOS管的漏极连接，所述的第二十九NMOS管的源极、所述的第三十一NMOS管的源极、所述的第三十三NMOS管的源极和所述的第三十四NMOS管的漏极连接，所述的第三十四NMOS管的源极与所述的第三十五NMOS管的漏极连接，所述的第二十五NMOS管的源极、所述的第三十五NMOS管的源极和所述的第三十六NMOS管的漏极连接，所述的第十六NMOS管的栅极、所述的第二十NMOS管的栅极、所述的第二十一NMOS管的栅极、所述的第二十六NMOS管的栅极、所述的第二十七NMOS管的栅极和所述的第三十二 NMOS管的栅极均接入所述的第一数值信号，所述的第十七NMOS管的栅极、所述的第二十二 NMOS管的栅极、所述的第二十三NMOS管的栅极、所述的第二十八NMOS管的栅极、所述的第二十九NMOS管的栅极和所述的第三十三NMOS管的栅极均接入所述的第二数值信号，所述的第十八NMOS管的栅极和所述的第三十NMOS管的栅极均接入所述的第一互补数值信号，所述的第十九NMOS管的栅极和所述的第三十NMOS管的栅极均接入所述的第二互补数值信号，所述的第二十四NMOS管的栅极和所述的第三十四NMOS管的栅极均接入所述的高位比较输出信号，所述的第二十五NMOS管的栅极和所述的第三十五NMOS管的栅极均接入所述的互补高位比较输出信号，所述的第三POMS管的源极、所述的第四POMS管的源极和所述的第三十六NMOS管的源极均接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第三PMOS管的栅极、所述的第四PMOS管的栅极和所述的第三十六NMOS管的栅极均接入所述的幅值电平对应逻辑2的第一钟控时钟信号。
4.根据权利要求3所述的一种三值低功耗多米诺比较单元，其特征在于所述的比较信号产生电路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三十七NMOS管和第三十八NMOS管,所述的第五POMS管的漏极、所述的第六POMS管的漏极和所述的第三十七NMOS管的漏极连接且其连接端为所述的比较信号产生电路的信号输出端，所述的第七POMS管的漏极、所述的第八POMS管的漏极和所述的第三十八NMOS管的漏极连接且其连接端为所述的比较信号产生电路的互补信号输出端，所述的第五PMOS管的栅极与所述的第一控制电路的第一控制信号输出端连接，所述的第六PMOS管的栅极与所述的第二控制电路的第一控制信号输出端连接，所述的 第七PMOS管的栅极与所述的第二控制电路的第二控制信号输出端连接，所述的第八PMOS管的栅极与所述的第一控制电路的第二控制信号输出端连接，所述的第五POMS管的源极、所述的第八POMS管的源极、所述的第三十七NMOS管的源极和所述的第三十八NMOS管的源极均接入所述的幅值电平对应逻辑2的第一钟控时钟信号，所述的第六POMS管的源极和所述的第七POMS管的源极均接入幅值电平对应逻辑的I的第二钟控时钟信号，所述的第三十七NMOS管的栅极和所述的第三十八NMOS管的栅极均接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第一钟控时钟信号的相位与所述的第二钟控时钟信号的相位相同。
全文摘要
本发明公开了一种三值低功耗多米诺比较单元，该比较单元包括用于控制逻辑2信号产生的第一控制电路、用于控制逻辑1信号产生的第二控制电路和比较信号产生电路，该比较器包括至少两个三值低功耗多米诺比较单元，高一位的三值低功耗多米诺比较单元中输出的第一互补数值信号与第二互补数值信号的比较结果作为低一位的三值低功耗多米诺比较单元接入的互补高位比较输出信号；优点是逻辑功能正确，且结构简单，该比较器相对于采用直流电源的常规三值多米诺数值比较单元，功耗节省约60%，具有明显的低功耗特性。
文档编号H03K5/22GK102891668SQ20121034153
公开日2013年1月23日 申请日期2012年9月14日 优先权日2012年9月14日
发明者汪鹏君, 郑雪松, 杨乾坤 申请人:宁波大学