信号发生装置和频率合成器的利记博彩app

专利名称：信号发生装置和频率合成器的利记博彩app
技术领域：
本发明涉及信号发生装置和频率合成器。
背景技术：
作为标准信号发生器的一种，已知有使用PLL(Phase Locked Loop,锁相环)的频率合成器。作为其应用，例如能够列举移动台的本机振荡部和无线通信设备的试验用信号源、广播设备等。在通信领域中应用频率合成器的情况下，为了避免与其他频道发生信号干扰而要求噪声少，并且期望在电波过密的状况下能够尽可能地精细设定频率。因此，本发明的申请人开发满足上述要求且电路结构简单的频率合成器，而该技术已经在专利文献I等中公开。在例如专利文献I的技术方案中，对电压控制振荡器的输 出信号进行A/D (模拟/数字)转换，处理该数字信号然后进行D/Α转换，将所得到的模拟信号作为控制电压输入到电压控制振荡器。然而，在这样的装置中，由于进行A/D (模拟/数字)转换，处理该数字信号然后进行D/Α转换，因此在改善杂散(spurious)特性方面存在限度。另外，由于进行A/D、D/Α两种转换，因此存在的问题是，不能说已经实现了电路的充分简化。在对比文件2中公开了以下方案，S卩，生成与数字数据相应的频率的三角波，使用比较器求得模拟三角波的过零定时，由此得到与三角波的频率对应的频率的脉冲信号。在该技术中，对数字数据进行D/Α转换后，对模拟的三角波进行直线插补。进行直线插补的目的在于，与数字信号的采样定时相比，模拟的三角波与零点交叉的定时不能高精度地产生，因此将过零定时(zero-cross timing)固定为与频率相应的定时(段落0019 0023)。然而，使用该信号发生器生成参考信号，并组装有PLL的情况下，由于不能精确地检测出三角波的过零，因此不能认为已使相位杂音充分地降低。综上所述，不仅要求制作电路结构简单的频率合成器，而且例如在构筑满足该要求的频率合成器时，还要求对于被用于参考信号等的基准信号例如时钟信号，能够以简单的电路结构生成低噪声的优质信号。现有专利文献专利文献专利文献I :日本特开2007-74291号公报专利文献2 :日本特开平5-206732号公报

发明内容
发明要解决的课题本发明是鉴于上述问题而完成的，其目的在于提供一种能够生成对于频率合成器的参考信号等能够利用的低噪声的频率信号的技术。本发明的另一目的在于提供一种采用了 PLL的频率合成器，该频率合成器结构简单，并且杂散特性良好。本发明的信号生成装置，其基于锯齿状的积分波形跨越预先设定的阈值的定时输出脉冲信号，该信号生成装置的特征在于，包括输出时钟信号的时钟源；积分波形生成部，其被输入具有与设定频率相应的数字值的数字信号，基于上述时钟信号对该数字值进行积分，由此生成锯齿状的积分波形；时钟信息输出部，其输出将等间隔的奇数个的数字值列的起始数字值和最后部的数字值分别读出的起始时钟信号和后方时钟信号，该数字值列包括在从上述积分波形生成部输出的上述数字值单向地变化的区域中预先设定的阈值的前后的数字值；电路部，其输出对应于上述起始数字值和阈值之差与最后部的数字值和上述阈值之差的比率的系数值；使用比率决定部，其基于上述系数值，输出与在预先设定的时间视为上述积分波 形的数字值成为上述阈值的时刻的起始时钟信号和后方时钟信号的使用比率对应的信号;时钟选择部，其通过在预先设定的时间与从上述使用比率决定部输出的使用比率对应的信号来选择输出从上述时钟信息输出部输出的起始时钟信号和后方时钟信号中的一个信号；和信号输出部，其按从该时钟选择部输出的每个时钟信号被触发，并输出通过触发得到的脉冲信号。上述预先设定的阈值例如为零。列举具体的例子而言，当将读出起始数字值和最后部的数字值的时钟信号分别设为Pl和P3，将读出奇数个的数字值列的中央的数字值的时钟信号设为P2时，上述时钟信息输出部输出时钟信号Pl和P3，在上述使用比率决定部中，在预先设定的时间视为上述积分波形的数字值成为上述阈值的时刻的起始时钟信号和后方时钟信号分别是时钟信号Pl和P3。另外，上述时钟选择部，通过作为选择信号的脉冲信号的信号电平为“H”和“L”中的一个来选择起始时钟信号，通过作为选择信号的脉冲信号的信号电平为“H”和“L”中的另一个来选择后方时钟信号，上述使用比率决定部是输出构成上述选择信号的PWM脉冲列的Λ Σ电路，该PWM脉冲列的占空比的平均为与即将到上述阈值前的数字值和刚过上述阈值后的数字值的比率对应的值。本发明的频率合成器，其将从压控振荡器输出的频率信号经由分频器反馈到相位比较部，由相位比较部对所反馈的频率信号和与设定频率对应的参考频率信号进行比较，将其比较结果输入到上述压控振荡器，该频率合成器的特征在于作为上述参考频率信号，使用从本发明的信号生成装置输出的信号。发明效果本发明着眼于，基于在检测出由数字信号构成的锯齿波的预先设定的阈值例如过零点时的时钟，来生成被用于例如采用了 PLL的频率合成器中的参考频率信号时，因为数字值是分散的值，所以数字值未必是上述阈值。因此，以与在上述数字值逐渐变化的区域中数字值即将跨越上述阈值之前的数字值和刚跨越上述阈值之后的数字值的比率对应的比率来使用上述阈值的前后2个时钟信号。因此，与一律使用即将跨越上述阈值之前或刚跨越上述阈值之后的时钟信号的方案相比，能够得到噪声低的频率信号。而且，如果利用该频率信号来构成频率合成器，则具有改善杂散特性的效果。


图I是表示本发明的频率合成器的实施方式的整体结构的框图。图2是表示积分波形生成部的电路的框图。图3是表示积分波形生成部的动作的说明图。图4是表示积分波形生成部的输出波形的波形图。图5是表示过零信息输出部的框图。
图6是表示作为积分波形的锯齿波与零点交叉的状况的说明图。图7是表示作为积分波形的锯齿波与零点交叉的状况的说明图。图8是用于说明与作为积分波形的锯齿波在即将过零之前的数字值和刚过零之后的数字值的比率对应的系数值的说明图。图9是将图I所示的一部分电路要素与构成锯齿波的数字数据相关联地表示的说明图。图10是表示时钟选择部的电路图。图11是表示根据与作为积分波形的锯齿波在即将过零时之前的数字值和刚过过零时之后的数字值的比率对应的系数值来选择时钟信号P1、P3的状况的时序图。图12是将仅以时钟信号Pl作为过零的定时进行捕捉的情况下的频率特性和本发明的频率特性相比较地表示的特性图。附图标记说明I积分波形生成电路部10时钟发生源2过零信息输出部21 过零检测部22 输出时钟信号P1、P3的电路部23 Pl值输出部3Δ Σ 电路4信号选择部5参考信号生成部61 相位比较部63 压控振荡器
具体实施例方式对将本发明的信号发生装置应用于频率合成器的实施方式进行说明，图I是表示该实施方式的整体结构的框图，I是积分波形生成电路部。该积分波形生成电路部I具有以数字数据的方式将与所输入的数字值(频率数据)相应的频率的锯齿波输出的功能，如图2所示，构成为在加法部11的后级设置有触发器电路(flip-flop circuit) 12，触发器电路12的输出在加法部11中与输入值相加。从时钟发生源10对触发器电路12输入时钟信号，根据时钟信号的输入的定时，输出来自加法部11的输入数据。在作为由被输出的数字值组决定的锯齿波的频率想要得到例如5MHZ时，时钟信号的频率例如为20MHz左右。关于积分波形生成电路部I的动作，为了便于说明，以根据4比特的数字值进行动作的情况为例，参照图3进行说明。数字值作为“2”的补数进行处理，当作为被输入该电路部I的频率数据的输入值例如为“0001”时，加法部11对输入值进行加法运算而合计值增力口，但是当合计值成为“0111”，接着输入“0001”时，则变成“1000”，十进制值变成负值。因此，被输入触发器电路12的时钟信号的脉冲编号(为了便于说明而使用的编号)、频率数据(输入值)和输出值的关系如图3所示，输出波形如图4所示为作为输入值的积分波形的锯齿波。而且，该锯齿波的频率根据作为被设定的频率数据的输入值来决定，因此该频率数据如后述那样成为决定信号发生器的设定频率的数据。此外，虽然以积分波形生成电路部I的数字信号为4比特进行了说明，但是实际中能够使用例如32比特的信号。在积分波形生成电路部I的后级设置有过零信息输出部2。在过零信息输出部2的后级设置有作为使用比率决定部的△ Σ电路3和信号选择部4。由于优先考虑理解的容易性，因此在说明过零信息输出部2、Δ Σ电路3和信号选择部4的结构之前，先阐述使用这些电路的目的和作用。设读出以下数字值的时钟信号为P1，该数字值即在构成从积分波形生成电路部I输出的锯齿波的数字值逐渐变化的区域，数字值的符号要从负反转为正的即将过零之前的数字值，设读出刚过零之后的数字值的时钟信号为P2，且设比上述时钟信号Pl延迟了 2个时钟的时钟信号为P3时，时钟信号Pl P3与锯齿波的数字值的关系如图6所示。此外，上述锯齿波的实际的波形图按各数字值成为台阶状。
图3所示的例子中的锯齿波，由于作为被输入积分波形生成电路部I的频率设定数据的输入值(数字值)是“I”(0001)，十进制值每次增加“1”，因此锯齿波每次重复时都存在数字值变成作为第一阈值的“O”的定时。然而，在上述输入值为“3” (0011)的情况下，数字值例如按照“-7”、“-4”、“-1”、“2”这样的方式增加，因此精确的过零点即检测出“O”的时钟信号不再存在。另一方面，被输入积分波形生成电路部I的频率设定数据，是用于设定最终从后述的电压控制振荡器输出的频率的设定信号。例如设从时钟发生源10输出的时钟信号的频率是16MHz时，如果设频率设定数据为“ I ”，则锯齿波的频率为IMHz (参照图3)，如果设频率设定数据为“2”，则锯齿波的频率为2MHz。图3的例子是说明用的示意性的一个例子，实际中数字信号能够由例如32比特构成，数字值很少取“O”。因此，由于在大多数情况下数字值从负变成正时会跨越“0”，因此不能检测出精确的过零点。在这种情况下，考虑将读取即将过零之前的数字值的时钟信号即Pi视为过零点，但是这样就难以得到良好的频率合成器的杂散特性。因此，在该实施方式中，将时钟信号Pl和P3中的一个视为过零点，基于Pl的数字值(在Pl读出的数字值)和P2的数字值，决定作为过零点进行处理的时钟信号Pl和P3的使用比率，即以时钟信号Pl作为过零点使用的状态和以时钟信号P2作为过零点使用的状态的选择比率。另外，在下面的说明中，将与时钟信号Pl (P2、P3)对应的数字值记为“PI (P2、P3)的值”。S卩，由于频率设定数据是已决定的，因此预先知道图7中P2为作为第一阈值的“O”时的Pl的值。为了便于说明而使此时的Pl的值为作为第二阈值的“-50”时，即如果Pl的值为“-50”，则精确的过零点位于时钟信号Pl和P3的中间位置。此时的时钟信号Pl和P3的使用比率为50%，在预先设定的时间内，作为过零脉冲使用的时钟信号Pl的数量和时钟信号P3的数量为I : I。更一般而言，如图7所示，设上述使用比率为α，Ρ1的值为Y时，则a = 1-(Y/Ym)。Ym是P3为过零点时的Pl的值，当Y为O. 5Ym时，α为O. 5(50% )。另夕卜，Y为O时，α为1(100% )，在这种情况下，在预先设定的时间内作为过零脉冲使用的时钟信号仅为Pl。另外，当Y为Ym/3时，α为2/3(66. 7% )，这种情况下，在预先设定的时间内作为过零脉冲使用的时钟信号Pl的数量和时钟信号Ρ3的数量为2 I。图8是将Pl Ρ3的值和时间的位置与时钟信号Ρ1、Ρ3的使用比率)的一例相对应地表示的图。这样，当时钟信号Ρ2为过零点时(Ρ2的值为O时)，在规定时间内使时钟信号Ρ1、Ρ3各占一半地使用，从该状态起Pl的值越接近0，时钟信号Pl的使用次数越增多。即，即使不能得到精确的过零点，在规定时间内Pl的值和Ρ2的值的比率也不太变化，因此推测如果将规定时间内视为过零点的数字值的值平均化，则成为接近O的值。根据后述的实验例，证实该推测是适当的。
这样一来，对进行过零点的模拟处理的电路部分进行说明，如图5所示，过零信息检测部2包括Pl检测部21。该Pl检测部21用于检测构成锯齿波的数字值变成第二阈值以上的定时，其构成为将上述数字值与第二阈值进行比较，从数字值是比第二阈值小的值到该数字值变成第二阈值以上的值时输出Pl检测脉冲。第二阈值是如上所述Ρ2为作为第一阈值的“O”时的Pl的值，在后述的图7的例子中相当于Ym/2。如此设定第二阈值的理由是因为Pl存在于第二阈值与第一阈值之间。图5中，22是用于输出成为过零点的候补的2个时钟信号P1、P3的电路部，包括对过零检测电路和时钟信号进行与(and)运算的2个与门电路22a、22b ;和使被输入一个与门电路22b的过零检测脉冲延迟2个时钟的延迟电路22c。另外，221是以上述过零检测脉冲为锁存选通信号，以锯齿波数据(数字值)作为Pl的值输出的触发器电路，223是以用延迟电路222使上述过零检测脉冲延迟了 I个时钟而得到的脉冲为锁存选通信号，以锯齿波数据作为P2的值输出的触发器电路。在该实施方式中，仅使用Pl的值求得比率α，但是在不知道锯齿波的周期的情况下，即在不知道相互连续的数字值的阶跃值(飛^ O値)的情况下，由于不知道Pl的值之后的Ρ2的值，所以也需要Ρ2的值。返回图1，由过零信息输出部2得到的Pl的值，被取入到计算作为时钟信号Ρ1、Ρ3的使用比率的α的电路部24，由该电路部24进行上述的运算即a =P(Y7^m)。Λ Σ电路3是取入作为上述使用比率的α，仅在预先设定的时间将占空比的平均值为α的PWM(脉冲宽度调制)脉冲列输出的电路部分。另外，Δ Σ电路3通过取入使用比率α，并利用Δ Σ调制生成Ρ1、Ρ3的比率，来降低邻近量子化噪声。30是参数输出部，是输出上述电路部24和Λ Σ电路3所需要的参数、Λ Σ电路3的反馈增益(根据频率可变)的部分。此夕卜，上述电路部24也能够作为过零信息输出部2的一部分进行处理。信号选择部4具有以下功能输出利用从Δ Σ电路3输出的Ρ1、Ρ3选择信号从过零信息检测部2输出的时钟信号Ρ1、Ρ3中选择一方视为过零点的时钟信号的列(模拟过零点的列)。图9是将构成锯齿波的数字数据和△ Σ电路3及信号选择部4相对应地表示的说明图。信号选择部4包括取得脉冲信号Pl和来自△ Σ电路3的信号的与条件的与门电路41 ;取得脉冲信号P3和由非门电路43对来自Λ Σ电路3的信号进行反转所得到的信号的与条件的与门电路42 ;和取得上述与门电路41、42的或条件的或门电路44。在信号选择部4的后级设置有参考信号生成部5，参考信号生成部5生成作为在后述的PLL中使用的参考频率信号的参考信号。该参考信号生成部5具有将由从信号选择部4输出的视为过零点的脉冲信号触发(toggle)的脉冲作为参考信号输出的功能。在参考信号生成部5的后级设置有构成PLL的相位比较器61、低通滤波器(LPF) 62、压控振荡器(VCO) 63和分频电路64。已详细描述了图I的电路的一部分作用，因此，这里简单地概括上述实施方式的整体作用。在未图示的设定部进行要从该频率合成器得到的频率的设定，从该设定部向积分波形生成电路部I输入与设定频率相应的频率数据，例如如图4和图6中作为示意性的例子所示那样，生成由数字信号构成的锯齿波。该锯齿波用于决定后述的PLL的相位。然后，根据来自时钟发生源10的时钟信号，由过零信息输出部2读出形成锯齿波的数字值，输 出时钟信号Pl和比该时钟信号Pl延迟了 2个时钟的时钟信号P3，该时钟信号Pl用于读出在上述数字值逐渐变化的区域中即将到正负符号反转的过零时、在该例中是从负反转为正的过零时之前的数字值。此外，从过零信息输出部2输出通过时钟信号Pl读出的数字值(Pl的值)。进而，如用图7和图8等已详细描述的那样，基于Pl的值，决定以何种比率使用视为过零点的时钟信号Pl和P3，并输出与该比率(使用比率)对应的P1、P3选择信号。通过电路部24和Λ Σ电路3进行这一系列的决定。图11是将从过零信息检测部2输出的时钟信号Pl和Ρ3、从Λ Σ电路3输出的PWM脉冲列和由参考信号生成部5生成的参考信号相对应地表示的时序图。此外，由于纸面的限制，时间轴的长度仅为示意性表示出的大小。如图10中所示的信号选择部4那样，时钟信号Pl由Λ Σ电路3的输出“H”选择，时钟信号Ρ3由Λ Σ电路3的输出“L”选择。因此，当上述使用比率为50% (α为O. 5)时，从Λ Σ电路3的输出中输出占空比为50%的脉冲列，交替选择时钟信号PU Ρ2。另外，由于难以按实际情况来表不上述使用比率为66. 7%时的时钟信号的选择状况，因此对从Λ Σ电路3的输出中输出占空比为2/3的脉冲的情况进行描述。在该情况下，选择2次时钟信号Ρ1，选择I次时钟信号Ρ2。实际上由PWM脉冲列选择的结果是，设定时间内的时钟信号Pl和Ρ2的选择次数为2 :1。如上述那样，以只要是在较短的设定时间内，正确的过零点就不太变化为前提，进行这种处理。然后，由所选出的时钟信号Pl或Ρ2的脉冲列进行触发，得到参考信号，由相位比较器61对从压控振荡器63经由分频电路64传送的频率信号与该参考信号的相位进行比较，其结果是，成为压控振荡器63的控制电压，构成PLL环，当PLL锁定时，得到作为从压控振荡器63设定的频率的频率信号。根据上述实施方式，在使用PLL的频率合成器中，基于作为数字信号的频率设定数据生成锯齿波，并且，概略来说检测出该锯齿波的过零点，生成参考信号。从而，可以不进行现有的专利文献I中所述的Α/D转换和D/Α转换，因此能够简化电路结构。并且，基于当检测出由数字信号构成的锯齿波的过零点时的时钟，生成在使用PLL的频率合成器中所使用的参考频率信号时，着眼于由于数字值是分散的值，因此在正负符号反转时数字值未必成为零这一点。因此，将读出在上述数字值逐渐变化的区域中正负符号反转的过零时的前后的数字值的时钟P1、P3作为模拟过零点的候补，基于即将到过零时之前、刚过过零时之后的数字值(但只要知道其中一个值，也就知道另一个值)，决定时钟信号P1、P3的使用比率。进而，推测如果将时钟信号P1、P3的定时在时间上求平均，就可以取出接近于精确的过零点的时钟，由所选出的时钟信号PU P3进行触发，得到参考信号。因此，频率合成器的输出的杂散特性良好。在本发明中，锯齿波的数字值可以构成为从正向负逐渐减少，在该情况下，数字值从正反转为负的时刻成为过零时。另外，为了决定时钟信号P1、P3的使用比率，在上述的例子中使用了 Pl的值，但是也可以使用P2的值，或者也可以是使用Pl、P2两者的值例如求取它们的比的方法。
进而，作为视为过零点的时钟信号，不限定于P1、P3，例如在构成锯齿波的点(符号反转的点除外)中只要是满足P1、P3的条件的位置即可。即，在锯齿波的数据从负变成正之后，即使将一定数量之后的数据例如5个之后的数据作为Pl进行处理，也与上述的实施方式实质相同。在该情况下，例如只要构成数据的数字值是零，PU P3的脉冲就各使用50%。此外，相对于Pl只要是奇数个之后的脉冲，由于数据位于两个脉冲的正中间，因此也可以使用例如P1、P5的组合。换言之，本发明是每次取得锯齿波所具有的值(第一阈值)时都从信号输出部输出脉冲信号的方法，因此作为第一阈值不限于零。例如作为图5所示的也可以将Pl检测部21作为过零检测部(检测数字值从负已变为正时、例如MSB从I变为O时的检测部)构成。在该情况下，将P3的时钟的下一个时钟设为P4，例如使用P2、P3、P4这3个时钟，P2为起始的时钟信号，P4为最后部时钟信号。并且例如设形成锯齿波的前后的数字值的差为“50”，贝U第一阈值为“50”，第二阈值为零。此外，例如如果不知P2的值，由于知道P2与第二阈值的差量，以及P4与第二阈值的差量，所以能够决定比率α。作为过零检测部21，能够使用在锯齿波数据(锯齿波的数字值)超过零以外的阈值时输出脉冲的电路。在该情况下，如果移动时间轴，则与检测过零实质相同。另外，使用例如40MHz的时钟，如上述实施方式那样使用作为起始时钟信号的Pl和作为后方时钟信号的P3的情况，与使用例如80MHz的时钟，将从Pl起至P5连续排列5个时钟信号中的PU P5分别作为起始时钟信号和后方时钟信号使用的情况实质相同。因此，为了输出分别将等间隔的奇数个数字值列的起始数字值和最后部的数字值读出的起始时钟信号和后方时钟信号，上述数字值列的个数不限于3个，也可以是5个以上。实施例为了确认本发明的效果，对分别在以下两种情况下从参考信号生成部5得到的频率信号的杂散特性进行了调查使用图I所示的电路的情况(实施例)；和作为过零点仅使用时钟信号P3的情况(比较例)。参考信号生成部5由DDS (Direct Digital Synthesizer,直接数字频率合成器)构成，设定输出频率为312. 5kHz。此外，作为后者的比较例是在图I所示的电路中使Λ Σ电路3停止后进行的。图12是表示杂散特性的图，A为实施例，B为比较例。从该结果可知，本发明的杂散特性良好。
权利要求
1.ー种信号生成装置，其基于锯齿状的积分波形跨越预先设定的阈值的定时输出脉冲信号，该信号生成装置的特征在于，包括 输出时钟信号的时钟源； 积分波形生成部，其被输入具有与设定频率相应的数字值的数字信号，基于所述时钟信号对该数字值进行积分，由此生成锯齿状的积分波形； 时钟信息输出部，其输出将等间隔的奇数个的数字值列的起始数字值和最后部的数字值分别读出的起始时钟信号和后方时钟信号，该数字值列包括在从所述积分波形生成部输出的所述数字值单向地变化的区域中预先设定的阈值的前后的数字值； 电路部，其输出对应于所述起始数字值和阈值之差与最后部的数字值和所述阈值之差的比率的系数值； 使用比率决定部，其基于所述系数值，输出与在预先设定的时间视为所述积分波形的数字值成为所述阈值的时刻的起始时钟信号和后方时钟信号的使用比率对应的信号； 时钟选择部，其通过在预先设定的时间与从所述使用比率决定部输出的使用比率对应的信号来选择输出从所述时钟信息输出部输出的起始时钟信号和后方时钟信号中的ー个信号；和 信号输出部，其按从该时钟选择部输出的每个时钟信号被触发，并输出通过触发得到的脉冲信号。
2.如权利要求I所述的信号生成装置，其特征在干 所述预先设定的阈值为零。
3.如权利要求I或2所述的信号生成装置，其特征在于 当将读出起始数字值和最后部的数字值的时钟信号分别设为Pl和P3，将读出奇数个的数字值列的中央的数字值的时钟信号设为P2吋， 所述时钟信息输出部输出时钟信号Pl和P3， 在所述使用比率决定部中，在预先设定的时间视为所述积分波形的数字值成为所述阈值的时刻的起始时钟信号和后方时钟信号分别是时钟信号Pl和P3。
4.如权利要求I 3中任一项所述的信号生成装置，其特征在于 所述时钟选择部，通过作为选择信号的脉冲信号的信号电平为“H”和“L”中的ー个来选择起始时钟信号，通过作为选择信号的脉冲信号的信号电平为“H”和“L”中的另ー个来选择后方时钟信号， 所述使用比率决定部是输出构成所述选择信号的PWM脉冲列的△ Σ电路，该PWM脉冲列的占空比的平均为与即将到所述阈值前的数字值和刚过所述阈值后的数字值的比率对应的值。
5.一种频率合成器，其将从压控振荡器输出的频率信号经由分频器反馈到相位比较部，由相位比较部对所反馈的频率信号和与设定频率对应的參考频率信号进行比较，将其比较结果输入到所述压控振荡器，该频率合成器的特征在于 作为所述參考频率信号，使用从权利要求I 4中任一项所述的信号生成装置输出的信号。
全文摘要
本发明提供一种信号生成装置和频率合成器。使用PLL的频率合成器中实现结构简单，并且杂散特性良好。基于在检测出由数字信号构成的锯齿波的过零点时的时钟，生成输入到相位比较部的参考频率信号。然而，在该情况下，由于数字值是分散的值，因此在正负符号反转时数字值未必成为零。于是，当设分别读出在上述数字值逐渐变化的区域中即将到正负符号反转的过零时之前的数字值和刚过过零时之后的数字值的时钟信号为P1和P2，设接着时钟信号P2之后的定时的时钟信号为P3时，以与在P1和P2读出的数字值的比率对应的比率使用P1、P3。
文档编号H03L7/099GK102739249SQ20121009358
公开日2012年10月17日 申请日期2012年3月31日 优先权日2011年3月31日
发明者古幡司, 赤池和男 申请人:日本电波工业株式会社