专利名称：数字化功率控制器中的移相触发电路的利记博彩app
技术领域：
本实用新型涉及到数字化功率控制器，尤其涉及到数字化功率控制器中的移相触发电路。
背景技术：
常见数字化功率控制器，一般由给定环节、反馈环节、移相触发、功率放大等部分。 其中给定环节和反馈环节由模数(AD)转换来完成，将给定的电压或者电流信号转换成数字信号，这里采用的模数转换电路通常不超过12位，考虑转换误差，系统的分辨率通常不会高于千分之几。在移相触发环节中，通常由同步信号去产生中断，由定时器来控制延时时间的长短，我们知道，对于所有的微处理器即MCU而言，其响应中断时有一定时间要求的，这样就会有几个微秒的延时，而且延时时间并不可控，响应时间的一致性较差，这就带来在移相触发环节中，其分辨率也就只能达到千分之几。
实用新型内容本实用新型所要解决的技术问题是提供一种可大幅提高响应速度、并可保证响应时间一致的数字化功率控制器中的移相触发电路。为解决上述技术问题，本实用新型采用的技术方案为数字化功率控制器中的移相触发电路，包括时钟电路、同步信号发生器、计数器、移相设定电路、比较器和移相脉冲输出电路，所述的同步信号发生器、计数器、移相设定电路、比较器以及移相脉冲输出电路由同一个复杂可编程控制器即CPLD所构建而成。所述时钟电路的时钟频率不小于20MHz，所述计数器的位长不小于16位。本实用新型的有益效果为本实用新型通过硬件计数和比较来产生移相脉冲，大幅提高了响应速度，而且，还保证了响应时间的一致性，从而大大提高了移相触发相环节中的分辨率。
图1是本实用新型所述的移相触发电路的电原理结构示意图。图2是数字化功率控制器的电原理结构示意图。图1至图2中1、通讯给定电路，2、内部调节电路，3、普通给定电路，4、移相触发电路，41、时钟电路，42、计数器，43、同步信号发生器，44、比较器，45、移相设定电路，46、移相脉冲输出电路，5、反馈电路，6、功率驱动电路，7、采样电路，8、功率输出电路。
具体实施方式
以下结合附图，详细描述本实用新型的具体实施方案。如图1所示，数字化功率控制器，其结构通常包括通讯给定电路1、内部调节电路 2、普通给定电路3、移相触发电路4、反馈电路5、功率驱动电路6、采样电路7和功率输出电路8。如图2所示，上述数字化功率控制器中的移相触发电路4即本实用新型所述的数字化功率控制器中的移相触发电路，包括时钟电路41、同步信号发生器43、计数器42、移相设定电路45、比较器44和移相脉冲输出电路46，所述的同步信号发生器43、计数器42、 移相设定电路45、比较器44以及移相脉冲输出电路46由同一个复杂可编程控制器即CPLD 所构建而成。上述的移相触发电路4完全由硬件构建而成，所述的数字化功率控制器只专注于产生移相脉冲，而将高精度的控制和采样由外部控制器来完成。实际应用时，在时钟电路41的时钟频率选择20MHz，所述计数器42的位长为16位的情况下，所述移相触发电路4的控制精度可达到万分之一。
权利要求1.数字化功率控制器中的移相触发电路，包括时钟电路、同步信号发生器、计数器、 移相设定电路、比较器和移相脉冲输出电路，其特征在于所述的同步信号发生器、计数器、 移相设定电路、比较器和移相脉冲输出电路由同一个复杂可编程控制器即CPLD所构建而成。
2.如权利要求1所述的移相触发电路，其特征在于所述时钟电路的时钟频率不小于 20MHz，所述计数器的位长不小于16位。
专利摘要本实用新型公开了一种可大幅提高响应速度、并可保证响应时间一致的数字化功率控制器中的移相触发电路，包括时钟电路、同步信号发生器、计数器、移相设定电路、比较器和移相脉冲输出电路，所述的同步信号发生器、计数器、移相设定电路、比较器以及移相脉冲输出电路由同一个复杂可编程控制器即CPLD所构建而成。本实用新型通过硬件计数和比较来产生移相脉冲，大幅提高了响应速度，而且，还保证了响应时间的一致性，从而大大提高了移相触发环节中的分辨率。
文档编号H03K3/012GK202231679SQ201120341750
公开日2012年5月23日 申请日期2011年9月14日 优先权日2011年9月14日
发明者杨荣荣, 虞大力 申请人:江苏东方四通科技股份有限公司