专利名称：用于铷原子频标的倍混频电路及铷原子频标的利记博彩app
技术领域：
本实用新型涉及原子频标领域，特别涉及一种用于铷原子频标的倍混频电路及铷原子频标。
背景技术：
随着科学技术的不断发展，越来越多的高精密仪器以及电子设备走出了实验室， 进入到人们的生活中。而这些仪器设备都需要依靠高准确度、高稳定度的频率源作为支撑。 原子频标的发展正是为了满足人们对时间频率计量越来越高要求的需要。而铷原子频标结构简单、体积功耗小和成本低的特点更是让其得到了广泛的应用。现有的铷原子频标包括物理系统和电子线路；其中电子线路包括综合器、倍混频电路、伺服锁相放大电路和压控晶体振荡器。该倍混频电路用于将压控晶体振荡器的输出信号倍频后与综合器的输出信号进行混频，以获得提供给物理系统的微波探询信号，该微波探询信号的频率应尽可能地接近铷原子87Rb的跃迁频率6. 8346875GHz。在实现本实用新型的过程中，发明人发现现有技术存在以下问题通常，铷原子频标都采用输出频率为IOMHz的压控晶体振荡器，倍混频电路对压控晶体振荡器的输出信号进行倍频处理时，倍频次数较大，容易产生噪声，产生的倍频信号不纯净，从而影响铷原子频标输出频率的准确度。
发明内容为了提高铷原子频标输出频率的准确度，本实用新型实施例提供了一种用于铷原子频标的倍混频电路及铷原子频标。所述技术方案如下一种用于铷原子频标的倍混频电路，所述倍混频电路包括 倍频模块和混频模块；所述倍频模块的输入端与所述铷原子频标的压控晶体振荡器相连， 所述压控晶体振荡器的输出频率为40MHz，所述倍频模块的输出端与所述混频模块的第一输入端相连，所述混频模块的第二输入端与所述铷原子频标的综合器相连。进一步地，所述倍频模块包括依次电连接的相关脉冲产生单元、第一滤波器、线性放大器、第二滤波器和第一功率放大器；所述相关脉冲产生单元的输入端与所述压控晶体振荡器相连，所述第一功率放大器的输出端与所述混频模块的第一输入端相连。更进一步地，所述相关脉冲产生单元包括比较器、延时器和相关器；所述比较器的第一输入端与所述压控晶体振荡器相连，所述比较器的第二输入端与参考电平相连，所述比较器的第一输出端与所述相关器的第一输入端相连，所述比较器的第二输出端与所述延时器的输入端相连，所述延时器的输出端与所述相关器的第二输入端相连，所述相关器的输出端与所述第一滤波器的输入端相连。进一步地，所述混频模块包括依次电连接的混频单元、第三滤波器和第二功率放大器，所述混频单元的第一输入端与所述倍频模块的输出端相连，所述混频单元的第二输入端与所述综合器相连。[0011]优选地，所述混频模块还包括阻抗匹配单元，所述阻抗匹配单元的第一输入端与所述倍频模块的输出端相连，所述阻抗匹配单元的第二输入端与所述综合器相连，所述阻抗匹配单元的输出端与所述混频单元的输入端相连。优选地，所述混频单元包括阶跃二极管。优选地，所述第三滤波器为腔体滤波器。本实用新型还公开了一种铷原子频标，包括物理系统和电子线路，所述电子线路包括倍混频电路、综合器、伺服锁相放大电路和压控晶体振荡器，所述倍混频电路为前述的倍混频电路。本实用新型实施例提供的技术方案带来的有益效果是本实用新型实施例中通过采用输出频率为40MHz的压控晶体振荡器，减小倍频模块的倍频次数从而获得更加纯净的信号，使倍混频电路输出信号的频率更加准确，从而提高了铷原子频标输出频率的准确度。
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本实用新型实施例1中提供的倍混频电路的结构示意图；图2是本实用新型实施例1中提供的相关脉冲产生单元的结构示意图；图3是本实用新型实施例2中提供的铷原子频标的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。实施例1如图1所示，实施例1中的倍混频电路包括倍频模块101和混频模块102 ；倍频模块101的输入端与铷原子频标的压控晶体振荡器相连，倍频模块101的输出端与混频模块102的第一输入端相连，混频模块102的第二输入端与铷原子频标的综合器相连，混频模块102的输出端与铷原子频标的物理系统相连；其中，铷原子频标的压控晶体振荡器的输出频率为40MHz。下面结合图1说明本实用新型实施例中的倍混频电路的工作过程及各模块的功能。其中，倍频模块101将铷原子频标的压控晶体振荡器输出的频率为40MHz的信号倍频后得到频率为MOMHz的信号，输出到混频模块102 ；混频模块102接收倍频模块101输出的频率为MOMHz的信号和铷原子频标的综合器输出的频率为114. 6875MHz 士 AF的键控信号，将其混频得到频率为68；34. 6875MHz 士 Af Q40MHzM8+114. 6875MHz 士 AF)的微波探询信号。其中，本实施例采用输出频率为40MHz的压控晶体振荡器，相较于传统的输出频率为IOMHz的压控晶体振荡器，显然本实施中的倍频模块101只需要倍频较低的次数，以便获得更加纯净的信号，从而使倍混频电路输出的微波探询信号的频率更加准确；相应的，提高了铷原子频标输出频率的准确度。上述只公开了倍混频电路产生铷原子频标的微波探询信号的一种方式，并不作为本实用新型的限定。进一步地，如图1所示，本实施例中的倍频模块101包括依次电连接的相关脉冲产生单元1011、第一滤波器1012、线性放大器1013、第二滤波器1014和第一功率放大器 1015 ；相关脉冲产生单元1011的输入端与铷原子频标的压控晶体振荡器相连，第一功率放大器1015的输出端与混频模块102的第一输入端相连。其中，本实施例中采用自相关倍频技术，使倍频模块101的输入信号零点与输出倍频脉冲的起始点紧密耦合在一起，倍频脉冲极窄，该脉冲的高次谐波极为丰富，具有良好的倍频效率，选频放大后输出。更进一步地，如图2所示，本实施例中的相关脉冲产生单元1011包括比较器201、 延时器202和相关器203 ；比较器201的第一输入端与铷原子频标的压控晶体振荡器相连， 比较器201的第二输入端与参考电平相连，比较器201的第一输出端与相关器203的第一输入端相连，比较器201的第二输出端与延时器202的输入端相连，延时器202的输出端与相关器203的第二输入端相连，相关器203的输出端与第一滤波器1012的输入端相连。进一步地，本实施例中的混频模块102包括依次电连接的混频单元1022、第三滤波器1023和第二功率放大器IOM ；混频单元1022的第一输入端与倍频模块101的输出端相连，混频单元1022的第二输入端与铷原子频标的综合器相连。优选地，如图1所示，本实施例中的混频模块102还包括阻抗匹配单元1021，阻抗匹配单元1021的第一输入端与倍频模块101的输出端相连，阻抗匹配单元1021的第二输入端与铷原子频标的综合器相连，阻抗匹配单元1021的输出端与混频单元1022的输入端相连。其中，阻抗匹配单元1021包括常见的阻抗匹配电路，用于使源阻抗与负载阻抗一致， 使本实施例中的倍混频电路输出功率更大。优选地，本实施例中的混频单元1022包括阶跃二极管。优选地，本实施例中的第三滤波器1023可以为腔体滤波器。本实施例中通过采用输出频率为40MHz的压控晶体振荡器，减小倍频模块的倍频次数从而获得更加纯净的信号，使倍混频电路输出信号的频率更加准确，从而提高了铷原子频标输出频率的准确度。实施例2本实施例提供了一种包括实施例1中提供的倍混频电路的铷原子频标，本实用新型实施例采用的压控晶体振荡器的输出频率为40MHz。如图3所示，本实施例中的铷原子频标包括物理系统301和电子线路302，该电子线路302包括倍混频电路3021、综合器3022、伺服锁相放大电路3023和压控晶体振荡器 3024，其中，倍混频电路3021为实施例1中提供的倍混频电路。需要说明的是，本实施例中的铷原子频标的工作原理为本领域技术人员熟知，在此省略详细描述。本实施例中通过采用输出频率为40MHz的压控晶体振荡器和实施例1中的倍混频电路，减小倍混频电路中的倍频模块的倍频次数从而获得更加纯净的信号，使倍混频电路输出信号的频率更加准确，从而提高了铷原子频标输出频率的准确度。本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读
5存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。 以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种用于铷原子频标的倍混频电路，其特征在于，所述倍混频电路包括倍频模块和混频模块；所述倍频模块的输入端与所述铷原子频标的压控晶体振荡器相连，所述压控晶体振荡器的输出频率为40MHz，所述倍频模块的输出端与所述混频模块的第一输入端相连，所述混频模块的第二输入端与所述铷原子频标的综合器相连。
2.如权利要求1所述的倍混频电路，其特征在于，所述倍频模块包括依次电连接的相关脉冲产生单元、第一滤波器、线性放大器、第二滤波器和第一功率放大器；所述相关脉冲产生单元的输入端与所述压控晶体振荡器相连，所述第一功率放大器的输出端与所述混频模块的第一输入端相连。
3.如权利要求2所述的倍混频电路，其特征在于，所述相关脉冲产生单元包括比较器、 延时器和相关器；所述比较器的第一输入端与所述压控晶体振荡器相连，所述比较器的第二输入端与参考电平相连，所述比较器的第一输出端与所述相关器的第一输入端相连，所述比较器的第二输出端与所述延时器的输入端相连，所述延时器的输出端与所述相关器的第二输入端相连，所述相关器的输出端与所述第一滤波器的输入端相连。
4.如权利要求1所述的倍混频电路，其特征在于，所述混频模块包括依次电连接的混频单元、第三滤波器和第二功率放大器，所述混频单元的第一输入端与所述倍频模块的输出端相连，所述混频单元的第二输入端与所述综合器相连。
5.如权利要求4所述的倍混频电路，其特征在于，所述混频模块还包括阻抗匹配单元， 所述阻抗匹配单元的第一输入端与所述倍频模块的输出端相连，所述阻抗匹配单元的第二输入端与所述综合器相连，所述阻抗匹配单元的输出端与所述混频单元的输入端相连。
6.如权利要求4所述的倍混频电路，其特征在于，所述混频单元包括阶跃二极管。
7.如权利要求4所述的倍混频电路，其特征在于，所述第三滤波器为腔体滤波器。
8.一种铷原子频标，包括物理系统和电子线路，所述电子线路包括倍混频电路、综合器、伺服锁相放大电路和压控晶体振荡器，其特征在于，所述倍混频电路为权利要求1-7任一项所述的倍混频电路。
专利摘要本实用新型公开了一种用于铷原子频标的倍混频电路及铷原子频标。其中，所述倍混频电路包括倍频模块和混频模块；所述倍频模块的输入端与所述铷原子频标的压控晶体振荡器相连，所述压控晶体振荡器的输出频率为40MHz；所述倍频模块的输出端与所述混频模块的第一输入端相连，所述混频模块的第二输入端与所述铷原子频标的综合器相连。本实用新型实施例中通过采用输出频率为40MHz的压控晶体振荡器，减小倍频模块的倍频次数从而获得更加纯净的信号，使倍混频电路输出信号的频率更加准确，从而提高了铷原子频标输出频率的准确度。
文档编号H03L7/26GK202231699SQ20112031518
公开日2012年5月23日 申请日期2011年8月24日 优先权日2011年8月24日
发明者刘晓东, 张霞, 詹志明, 雷海东 申请人:江汉大学