专利名称：一种抗单粒子翻转的Latch型灵敏放大器的利记博彩app
技术领域：
本发明涉及数模混合电路中的灵敏放大器技术领域，尤其是一种抗单粒子翻转的高速高精度Latch型灵敏放大器，更具体地是指一种采用双尾电流结构并在电路中加入单粒子加固设计的可以有效地防止单粒子翻转抗单粒子的高速、高精度、低功耗Latch型灵敏放大器。
背景技术：
灵敏放大器是数模混合电路中的关键元件之一，其速度、精度、功耗等参数直接影响到整个电路的性能。Latch型灵敏放大器具有高速、低功耗等特点，但是失调电压较大，并且抗单粒子能力差。对于传统结构的Latch型灵敏放大器来说，单粒子入射极有可能将Latch型灵敏放大器的输出结果永久改变，这对于电路来说是致命的。同时，Latch型灵敏放大器失调电压通常达到几十甚至上百毫伏，无法应用于对精度要求较高电路，如高精度ADC 等。
发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的在于提供一种抗单粒子翻转的双尾电流高速高精度Latch型灵敏放大器，其具有高速、高精度、低功耗等特点，并且能有效防止单粒子翻转。( 二 )技术方案为达到上述目的，本发明提供了一种抗单粒子翻转的Latch型灵敏放大器，该灵敏放大器包括依次连接的判断锁存电路、输出信号的脉冲消除电路和传输门控制信号产生电路，其中:该灵敏放大器的输入端为该判断锁存电路的输入端In+与In-,使能信号为输入该判断锁存电路的CLK与CLKB，输出端为该脉冲消除电路的输出端P与N ;该判断锁存电路包含输入级及锁存级两个部分，并包含两个尾电流MOS晶体管M9和M12，其中一个尾电流用于输入级而另一个用于锁存级，输入级的输出信号Di+与D1-接到锁存级输入端；该脉冲消除电路的输入端为该判断锁存电路的锁存级的输出端Out+与Out-，输出端为P与N;该传输门控制信号产生电路的输入端为P与N,输出端为该判断锁存电路的锁存级，该锁存级含有两个传输门两控制信号D与Dn。上述方案中，该判断锁存电路的锁存级含有两个锁存反相器对，由4个MOS晶体管M1、M2及M3、M4构成。在锁存结束后，将两锁存反相器对断开，防止单粒子入射造成敏感部位的电流脉冲造成反相器对锁存结果翻转。该传输门控制信号产生电路用于产生控制信号，控制锁存反相器对的反馈环路的开断。上述方案中，该判断锁存电路的锁存级含有两个传输门，由4个MOS晶体管MaUMa2 及 Mbl、Mb2 构成。上述方案中，该脉冲消除电路用于消除输出信号中可能存在的由单粒子入射造成的脉冲信号。(三)有益效果本发明提供的抗单粒子翻转的双尾电流高速高精度Latch型灵敏放大器，其具有高速、高精度、低功耗等特点，并且能有效防止单粒子翻转。该抗单粒子翻转的Latch型灵敏放大器可以用于高速ADC、SRAM等数模混合集成电路中。
图1示出的是传统结构Latch型灵敏放大器的示意图。图2示出的是不同LET值单粒子入射传统结构Latch型灵敏放大器引起的输出节点电压瞬态反应曲线。图3示出了依照本发明实施例的抗单粒子翻转的Latch型灵敏放大器的示意图。图4示出的是单粒子入射时不包含(a)及包含(b)传输门的灵敏放大器输出节点的瞬态反应曲线。图5示出的是单粒子入射电路关键节点输出节点电压瞬态变化(a)及局部放大图(b)。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。在下文中，通过参照附图，本发明的实例将被详细地描述。但是，本发明可以以许多不同的形式加以实施，并不应限定于这里给出的实例，该实例的提供是为了使本公开是彻底的和完整的，并且向熟悉本领域的人员全面地传达本发明的思想。图1示出了传统结构Latch型灵敏放大器的结构图。其中，Ml、M2、M3和M4这4个MOS晶体管构成锁存环路，也是电路的敏感区域。当灵敏放大器对输入信号做出判断后，结果将由上述4个MOS晶体管锁存。当单粒子入射这些MOS晶体管的栅极或漏极时，将会在其沟道产生电流脉冲。对于原本高电位的节点，电流脉冲将会拉低其电势，造成锁存结果的改变。图2示出的是对于不同LET值单粒子入射传统结构Latch型灵敏放大器高电位节点时输出节点电压的瞬态反应曲线。由图中可以看到，当LET值大于7MeV-Cm2/mg时，锁存结果即发生翻转。图3示出了依照本发明实施例的抗单粒子翻转的Latch型灵敏放大器的示意图。该灵敏放大器主要由三部分组成:灵敏放大器的判断锁存电路、输出信号的脉冲消除电路和传输门控制信号产生电路。该灵敏放大器包含两个尾电流，其中一个尾电流用于输入级而另一个用于锁存级。与传统结构相比，该灵敏放大器更适合低电压工作。尾电流分开使用，也更有利于提高灵敏放大器性能。M12的尺寸可以加大从而减少判断锁存的时间，同时M9的尺寸可以减少从而降低失配电压。在图3中，该灵敏放大器的输入端为该判断锁存电路的输入端In+与In-，使能信号为输入该判断锁存电路的CLK与CLKB，输出端为该脉冲消除电路的输出端P与N ;该判断锁存电路包含输入级及锁存级两个部分，并包含两个尾电流MOS晶体管M9和M12，其中一个尾电流用于输入级而另一个用于锁存级，输入级的输出信号Di+与D1-接到锁存级输入端；该脉冲消除电路的输入端为该判断锁存电路的锁存级的输出端Out+与Out-，输出端为P与N ;该传输门控制信号产生电路的输入端为P与N，输出端为该判断锁存电路的锁存级，该锁存级含有两个传输门两控制信号D与Dn。从图3中可以看到，M1、M2、M3、M4依然构成锁存环路，而Mal、Ma2、Mbl、Mb2构成两组传输门。在灵敏放大器做出判断后，判断结束信号D由低变高，锁存环路将被断开，M1-M4的栅电容形成密闭空间并保存比较结果，此时节点Out+、Out-将保持稳定。当单粒子入射M1-M4的栅极或漏极时，由于栅电容无法流出电荷，电压将维持稳定。因此即使漏端电压被电流脉冲拉低，由于M1-M4的栅电压保持稳定，经过一段时间后，输出节点依然会恢复先前的判断结果。图4示出了单粒子入射时不包含(a)及包含(b)传输门的灵敏放大器输出节点的瞬态反应仿真结果。由图可以看出，当时钟信号有效时，灵敏放大器做出判断(本例中输入信号In+ > In-，节点电压Out+为高，Out-为低)。当去除Ma1、Ma2、Mbl、Mb2构成的两组传输门，文中提及的双尾电流Latch型灵敏放大器在LET = 7MeV_cm2/mg发生单粒子翻转。当包含传输门时，虽然节点Out+出现窄电压负脉冲，但一段时间后，节点Out+自动恢复到高电位。输出节点的电压负脉冲有可能传递到下级电路对系统功能造成影响，本设计采用脉冲消除电路将其去除。在复位状态下Out+和Out-均为低；在比较判断状态，Out+或Out-将变为高，该结果将快速通过脉冲消除电路将灵敏放大器输出节点P或N置高。同时，判断结束信号D将被置高，传输门对将被断开，从而保持输出结果。当电压负脉冲发生时，由于节点a2与al以及b2与bl间存在一定延时，由于不同时为高电平，通过与或逻辑脉冲将被消除。图5示出的是单粒子入射电路关键节点输出节点电压瞬态变化。从图中可以看至1J，由于单粒子入射，在节点Out+形成一个宽度大约200ps的电压负脉冲,通过延时处理，al与a2形成两个错开的脉冲尖峰，经过一个与或逻辑，该脉冲被消除。本发明利用0.18μπι SOI工艺实现并测试，测试结果表明:该抗单粒子翻转的高速、闻精度Latch型灵敏放大器可以有效防止单粒子入射造成的翻转并且具有闻速、闻精度、低功耗等优点。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种抗单粒子翻转的LatCh型灵敏放大器，其特征在于，该灵敏放大器包括依次连接的判断锁存电路、输出信号的脉冲消除电路和传输门控制信号产生电路，其中: 该灵敏放大器的输入端为该判断锁存电路的输入端In+与In-，使能信号为输入该判断锁存电路的CLK与CLKB，输出端为该脉冲消除电路的输出端P与N ; 该判断锁存电路包含输入级及锁存级两个部分，并包含两个尾电流MOS晶体管M9和M12，其中一个尾电流用于输入级而另一个用于锁存级，输入级的输出信号Di+与D1-接到锁存级输入端； 该脉冲消除电路的输入端为该判断锁存电路的锁存级的输出端Out+与Out-，输出端为P与N; 该传输门控制信号产生电路的输入端为P与N，输出端为该判断锁存电路的锁存级，该锁存级含有两个传输门两控制信号D与Dn。
2.根据权利要求1所述的抗单粒子翻转的Latch型灵敏放大器，其特征在于，该判断锁存电路的锁存级含有两个锁存反相器对，由4个MOS晶体管Ml、M2及M3、M4构成。
3.根据权利要求2所述的抗单粒子翻转的Latch型灵敏放大器，其特征在于，在锁存结束后，将两锁存反相器对断开，防止单粒子入射造成敏感部位的电流脉冲造成反相器对锁存结果翻转。
4.根据权利要求3所述的抗单粒子翻转的Latch型灵敏放大器，其特征在于，该传输门控制信号产生电路用于产生控制信号，控制锁存反相器对的反馈环路的开断。
5.根据权利要求1所述的抗单粒子翻转的Latch型灵敏放大器，其特征在于，该判断锁存电路的锁存级含有两个传输门，由4个MOS晶体管Mal、Ma2及Mbl、Mb2构成。
6.根据权利要求1所述的抗单粒子翻转的Latch型灵敏放大器，其特征在于，该脉冲消除电路用于消除输出信号中可能存在的由单粒子入射造成的脉冲信号。
全文摘要
本发明公开了一种抗单粒子翻转的Latch型灵敏放大器，该灵敏放大器包括依次连接的判断锁存电路、输出信号的脉冲消除电路和传输门控制信号产生电路，其中该灵敏放大器的输入端为该判断锁存电路的输入端In+与In-，使能信号为输入该判断锁存电路的CLK与CLKB，输出端为该脉冲消除电路的输出端P与N；该判断锁存电路包含输入级及锁存级两个部分，并包含两个尾电流MOS晶体管M9和M12，其中一个尾电流用于输入级而另一个用于锁存级，输入级的输出信号Di+与Di-接到锁存级输入端。该Latch型灵敏放大器可以有效地防止单粒子翻转抗单粒子同时具有高速、高精度、低功耗等特点。该Latch型灵敏放大器可以用于高速ADC、SRAM等数模混合集成电路中。
文档编号H03F1/26GK103166576SQ201110421648
公开日2013年6月19日 申请日期2011年12月16日 优先权日2011年12月16日
发明者于芳, 乔宁, 赵凯, 高见头 申请人:中国科学院微电子研究所, 中国科学院半导体研究所