专利名称：唤醒复位电路的利记博彩app
技术领域：
本发明基本上涉及数字电子电路。更特定地说，本发明涉及在发生唤醒事件后产生集成电路(“芯片”)复位的唤醒复位电路。
背景技术：
电子电路已用来监控电子元件的电源电压，以便检测所需的电压临界值来为电子元件产生上电复位(“P0R”)。已使用相同或其他电路来检测电力不足或断电状态。通常 POR和电力不足检测电路始终需要静态电流以发挥作用。对于依靠电池的电子元件来说，尤其对于期望可长期操作的元件来说，此静态电流是造成电池使用期缩短的一个重要因素。 POR和/或电力不足电路固有的其他问题是，当电源处于临界电压以下，使得数字逻辑电路处于不可预测的“次稳定”状态时以及在应用于电噪音环境中时的适当操作。已使用时间延迟和延展滤波电路成功地解决了这些问题。因此，此项技术中需要一种不需要连续静态电流的复位电路，即使在从低电压或噪音状态恢复过来时也可复位数字元件，例如数字处理器、微控制器、微处理器、特殊应用集成电路(ASIC)、可编程逻辑阵列(PLA)、数字信号处理器(DSP)等。
发明内容
本发明通过提供一种唤醒复位(“WUR”)电路，所述唤醒复位电路在与其相关的数字元件处于休眠模式时基本上不汲取静态电流，从而克服上文确定的问题以及现有技术的其他缺点和不足。因此，本发明汲取最少量的电力，从而不对依靠有限能量储存电源(例如，电池、电容器、电感器、太阳能电池、燃料电池等)操作的系统的有效操作时间造成损害。另外，即使当电源(PS)处于低电压而可能导致数字元件出现次稳态时，本发明也可操作来达成其预期目的。PS可能是放电电池和/或由用户更换的电池、能量储存元件(例如， 放电的电容器或电感器)、处于阴暗区中的太阳能电池等。另外，本发明也可在电噪音环境中可靠地发挥作用。本发明的唤醒复位电路在例如数字处理器(例如，微控制器、微处理器、专用集成电路(ASIC)、可编程逻辑阵列(PLA)、数字信号处理器(DSP)等)的数字元件发生唤醒事件时产生复位信号。因此，即使发生电力不足或功率损耗情形，所述电路也会在唤醒时总是将数字元件置于一已知复位状态中。这是尤其有利的，因为电力不足状态可能潜在地破坏某些顺序电路元件(例如，数字元件中的触发器或锁存器)。所述数字元件和唤醒复位电路优选制造在集成电路芯片中，且所述集成电路芯片可封装在一集成电路封装中。所述WUR电路可通过控制信号供电，控制信号通常用来控制数字处理器是否处于休眠模式或“休眠”。当休眠控制信号活动时，WUR电路关闭且当处于休眠模式中时基本上不汲取静态电流。当数字处理器唤醒时，向WUR电路供电，且WUR电路产生复位信号到数字处理器。在一定延迟之后，所述复位信号变得不活动，且WUR电路自行关闭(产生持续一特定持续时间的复位信号)直到发生下一唤醒事件。如果当激活WUR时电源电压低于数字电路的最小操作临界值，那么WUR电路将不断产生复位输出直到电源电压升高到超过最小操作临界值Vffra。此时，在一定的额外的延迟时间中不断地维持复位信号，接着复位被解除维持且WUR电路自行关闭并基本上不汲取静态电流。用户可(视情况)使用数字元件的非易失性存储器中的位来启用或停用WUR电路。在一实施例中，使用数字元件的配置字中的熔丝来实施非易失性位。控制启用信号的其他方法可为快闪技术、电子可擦可编程只读存储器(EEPROM)，其使用含有数字元件的集成电路封装的外部插脚，用户可将所述外部插脚连接到板层接地电压或电源电压等的方法。 还可以执行与上述实例机能相同的其他控制机制。除了唤醒状态外，可通过专用WUR输入上的信号转换来激活WUR电路。为了可靠的WUR操作，此WUR输入的电路经设计以使得顺序电路元件(例如，触发器、锁存器等)不能停用信号路径来启用WUR电路。下文出于揭示的目的而结合附图对实施例进行描述，由此将了解本发明的特征和优点。
结合附图参看以下描述，可更完整地理解本揭示内容及其优点的，在附图中图1是本发明的一特定实施例的示意逻辑方框图；图2是说明唤醒复位时序图，其说明在停用电源，接着启用所述电源且元件立即唤醒时的特定实施例的操作；图3是说明唤醒复位时序图，其说明一在停用电源之后，且当启用电源时元件保持休眠模式的特定实施例的操作；图4是说明唤醒复位时序图一其说明，数字元件的主上电复位未重新准备好且元件在次稳态期间唤醒的电力不足状态期间的特定实施例的操作；和图5是图1的唤醒复位电路的更详细的示范性示意电路图。尽管本发明容许各种修改和替代形式，但图式中以实例的方式展示其特定示范性实施例，并在本文中对所述特定示范性实施例进行详细描述。然而应了解，本文中对特定实施例的描述并不希望将本发明限于所揭示的特定形式，相反，本发明将涵盖由附加权利要求书所界定的本发明的精神和范畴内的所有修改、等效物和替代形式。
具体实施例方式任何时候只要具有休眠操作模式和唤醒操作模式的数字元件(例如，数字处理器、微控制器、微处理器、专用集成电路(ASIC)、可编程逻辑阵列(PLA)、数字信号处理器 (DSP)等)接收到唤醒信号，本发明就执行所述数字元件的唤醒复位。现参看图式，示意性说明本发明的特定实施例的细节。图式中相同的元件将由相同数字表示，且类似元件将由带有不同小写字母后缀的相同数字来表示。
5
现参看图1，其描绘本发明的特定示范性实施例的示意逻辑方框图。唤醒复位 (“WUR”)模块(一般用100表示)包括唤醒复位(“WUR”)电路102、主上电复位(POR) 104 和或门108。视情况可使用反相器110将SLEEP输入118反转成一 /SLEEP输出120，逻辑电平指示数字元件的休眠状态和运行状态。所述唤醒复位(“WUR”)模块100在发生数字元件的唤醒事件时从或门108的输出116产生复位。因此，即使发生电力不足状态，WUR模块100也会在发生唤醒事件时将数字元件置于已知的复位状态中。这尤其有利，因为电力不足状态可能潜在地破坏某些顺序电路元件，例如，包含数字元件的触发器或锁存器)。可通过控制信号118 (例如，SLEEP)来激活WUR模块100，所述控制信号118通常用来控制数字元件是处于休眠模式还是操作(运行)模式。当处于休眠模式时，控制信号 118处于逻辑高且反相器110的输出处于逻辑低(信号120)。当不存在逻辑高控制信号 120时，WUR电路102关闭且在其休眠模式时基本上不汲取静态电流。当告诉数字元件唤醒时，向WUR电路102供电，且WUR电路102产生WUR信号122，所述WUR信号122使或门108 产生复位信号116到数字元件。在特定延迟之后，复位信号116变得不起作用，且WUR电路 102自行关闭直到发生下一唤醒事件。WUR信号122也可用作对于WUR电路102的作用的状态位指示。如果当激活WUR模块100时，数字元件电源电压低于最小操作临界值，那么WUR模块100将不断产生复位输出116直到电源电压升高到超过正确的操作临界值(例如，Vffra)。 此时，在一定的额外的所需延迟时间中不断地维持复位信号116，接着复位116被解除维持且WUR模块100自行关闭。用户可(视情况)使用数字元件的非易失性存储器中的位来启用WUR模块100，例如，可使用配置字中的熔丝、快闪存储器技术、使用可连接到板层接地电压或电源电压的输入输出(I/O)插脚来实施非易失性位。且数字电路技术领域并从本揭示内容获益的技术人员将容易明白，还可利用执行与上述实例的机能相同的机能的其他控制机制。除了唤醒状态外，可通过(例如)专用的遇变唤醒(WOC)输入114上的信号转变来激活WUR模块100。为了可靠的WUR操作，WOC插脚114的电路经设计成使得顺序电路 (例如，触发器或锁存器)不能停用信号路径来启用WUR电路102。在另一特定实施例中， 熔丝选择可仅启用WUR特征而非唤醒和重启。可使用输入118处的SLEEP信号来激活WUR 电路102。现参看图2，其描绘唤醒复位(WUR)时序图，其说明当在数字元件中停用电源(PS) (例如，电池)(例如，断开连接)，且接着启用所述电源时(例如，重新连接)的特定实施例的操作。数字元件处于休眠模式，且例如，从数字元件移除旧电池。一旦安装了新电池， SLEEP信号118就变成逻辑低且所述/SLEEP 120变成逻辑高，从而促使WUR信号输出122 在“复位”时间周期变成逻辑高，使复位信号输出116变成逻辑高，从而将复位发送到数字元件。次稳态不影响WUR模块100，因为不存在与其相关的顺序电路元件(例如，触发器或锁存器)。现参看图3，其描绘唤醒复位时序图，其说明，在停用电源之后，且当启用电源时数字元件保持休眠模式的特定实施例的操作。数字元件处于休眠模式且电源被停用，例如，从数字元件移除旧电池。安装了新电池之后，当SLEEP信号118由于正常的唤醒事件而变成
6逻辑低时，而逻辑高控制信号120变成逻辑高，使得WUR信号122在“复位”时间周期变成逻辑高，使复位信号输出116变成逻辑高，从而将复位发送到数字元件。次稳态并不影响WUR 模块100，因为不存在与其相关的顺序电路元件(例如，触发器或锁存器电路)。现参看图4，其描绘唤醒复位时序图，其说明，在数字元件的主上电复位未重新准备好的电力不足状态期间的特定实施例的操作。在图3的实例中，有可能会破坏中断启用位。在此情况下，元件输入-输出控制器(IOC)(未图示)不能唤醒数字元件。此问题的解决办法是，使用逻辑来解码来自IOC的信号，且不能通过例如触发器、锁存器、寄存器输出 (即，启用位)的任何顺序电路元件来选通这些信号。其次，可使用逻辑输出来重新准备WUR 电路102。对WUR信号122的维持发生在唤醒事件期间，并在电力不足情况结束后的短时间内保持维持(逻辑高)。图5说明图1的WUR模块100的更详细的示范性示意电路图。WUR电路502的 POWER输入514用于向WUR电路502供电。当WUR电路502处于休眠模式时(SLEEP信号 516为高)，POWER输入514是关闭的。在此休眠模式期间，不向WUR电路502供电，且因此 WUR电路502不汲取电流。当WUR电路502唤醒时，POWER输入514变为高，且WUR电路502 开始运行。WUR电路502首先产生唤醒复位(WUR)输出518，并监控POWER输入514处的信号的电压电平。如果此电压电平低于电压临界值Vwuk，那么WUR电路502继续使WUR输出 518保持活动。当POWER输入514的电压电平升到超过Vwuk临界值时，WUR电路502将停用 WUR输出518。当启用WUR模块100(通过将ENABLE信号520设置为高)时，WUR输出518 被传递到复位电路(输出116，图1)，所述复位电路可用来管理集成电路元件复位信号。遇变唤醒(WOC)信号522是针对WUR模块100的另一输入。当启用信号520为高且WUR电路502处于休眠模式时，WOC信号522上的高电平将使POWER输入514变高，且因此开启WUR电路502。此时发生相同操作(WUR输出518变得活动，并将被监控直到电源输入514处的电压大于V·)。此跳变点Vwuk可经校准(或调节)以补偿集成电路制造过程中的过程变化和设计公差。在对含有WUR模块100的集成电路进行测试期间，可测量并接着校准(例如，使用校准输入总线51 跳变点Vffra直到已确定所需的WUR电压跳变点。接着可将校准值存储在非易失性存储器中。因此，本发明非常适合于实现所述目标并获得所提到的结果和优点，以及其中固有的其他方面。虽然通过参考本发明的示范性实施例对本发明进行了描绘、描述和界定， 但这并不意味着对本发明的限制，且不应推断出任何此类限制。如所属领域的技术人员将想到的，本发明可以在形式和功能上作大量修改、变化和等效，且能够具有本揭示内容的益处。所描绘和描述的本发明的实施例仅为示范性的，且并没有详细列出本发明的范畴。因此，本发明希望仅受到随附的权利要求书精神和范畴的限制，其在所有方面提供对等效物的全面理解。
权利要求
1.一种数字设备，其包括一数字元件，其具有一复位输入；和一唤醒复位电路，其具有耦合到所述数字元件的所述复位输入的一输出和耦合到一休眠-运行控制信号的一输入，其中当所述休眠-运行控制信号指示所述数字元件的一休眠模式时，所述唤醒复位电路基本上不汲取电流，且当所述休眠-运行控制信号使所述数字元件从所述休眠模式转变成一运行模式时，所述唤醒复位电路将一复位脉冲输出到所述数字元件的所述复位输入；其中所述唤醒复位电路进一步包括用于启用和停用所述唤醒复位电路的一启用-停用输入，所述启用-停用输入耦合到一非易失性存储器，所述非易失性存储器具有一表示当处于一第一逻辑电平或第二逻辑电平时分别启用或停用所述唤醒复位电路的位。
2.根据权利要求1所述的数字设备，其中当处于所述运行模式时，所述休眠-运行控制信号启动所述唤醒复位电路。
3.根据权利要求1所述的数字设备，其进一步包括一上电复位电路，所述上电复位电路具有耦合到一电源电压的一输入和耦合到所述数字元件的所述复位输入的一输出，其中当将所述电源电压施加到所述上电复位电路时，在进入所述运行模式之前复位所述数字元件。
4.根据权利要求3所述的数字设备，其中一或门将所述唤醒复位电路输出和所述上电复位电路输出耦合到所述数字元件的所述复位输入。
5.根据权利要求1所述的数字设备，其中在到所述唤醒复位电路的所述输入的所述休眠-运行控制信号中不存在顺序电路元件。
6.根据权利要求1所述的数字设备，其中所述唤醒复位电路进一步包括一遇变唤醒输入，一旦所述遇变唤醒输入处发生一信号转变，所述遇变唤醒输入就激活所述唤醒复位电路，借此所述唤醒复位电路输出所述复位脉冲。
7.根据权利要求6所述的数字设备，其中在到所述遇变唤醒输入的所述信号转变中不存在顺序电路元件。
8.根据权利要求1所述的数字设备，其中所述启用-停用输入是硬连线的，以用于启用或停用所述唤醒复位电路。
9.根据权利要求1所述的数字设备，其中所述启用-停用输入经调试以用于分别耦合到一第一逻辑电平或第二逻辑电平以启用或停用所述唤醒复位电路。
10.根据权利要求1所述的数字设备，其中所述非易失性存储器是一快闪存储器。
11.根据权利要求1所述的数字设备，其中所述非易失性存储器是一EEPR0M。
12.根据权利要求1所述的数字设备，其中所述唤醒复位电路在输出所述复位脉冲之后进入一休眠模式。
13.根据权利要求1所述的数字设备，其中所述唤醒复位电路当处于所述休眠模式时基本上不汲取电流。
14.根据权利要求1所述的数字设备，其中所述数字元件是从由数字处理器、微控制器、微处理器、特殊应用集成电路(ASIC)、可编程逻辑阵列(PLA)和数字信号处理器(DSP) 组成的群组中选择的。
15.根据权利要求1所述的数字设备，其中所述数字元件和唤醒电路被制造在一集成电路芯片中。
16.根据权利要求15所述的数字设备，其中所述集成电路芯片被封装在一集成电路封装中。
全文摘要
本发明提供一种唤醒复位电路，一旦发生一唤醒事件，所述电路便产生一复位信号到一数字电路。即使在发生可使例如易失性存储器、触发器和/或锁存电路的顺序电路元件中出现不稳定和未知的逻辑状态的电力不足情况，所述唤醒复位电路也会在唤醒后使所述数字电路置于一已知复位状态中。所述唤醒复位电路当不产生所述复位信号时基本上不汲取电流。
文档编号H03K17/22GK102354259SQ20111033947
公开日2012年2月15日 申请日期2004年12月15日 优先权日2003年12月23日
发明者哈托诺·达尔马瓦斯克伊塔, 斯科特·瑞安·埃利森, 维维安·德尔波特, 莱顿·W·伊格 申请人:密克罗奇普技术公司