专利名称：一种单片集成窄脉冲峰值保持电路的利记博彩app
技术领域：
本发明涉及一种脉冲峰值保持电路，特别是，涉及一种单片集成的窄脉冲峰值保持电路。
背景技术：
激光探测系统中，当光信号功率较小时，光电探测器输出的电信号输出也比较小， 有时甚至十分微弱，仅为ns量级的窄脉冲，高速AD也难以捕捉到窄脉冲的幅值，所以需要设计适合窄脉冲的峰值采样保持电路，以展宽窄脉冲的幅值。目前的峰值保持电路主要两种形式电压型和跨导型。电压型峰值保持电路结构简单，但其积分非线性大，响应速度慢，难以处理高速窄脉冲信号；跨导型峰值保持电路具有响应速度快、动态范围大和误差小等优点，但结构复杂。目前，跨导型峰值保持电路都是由分立器件搭建构成，虽然电路能够实现窄脉冲采样保持的高精度，但成本高，功耗电流大；且外围则为PF级别的大电容和肖特基二极管，体积比较大；由分立器件搭建成的电路对布线和器件的选择要求很高以避免寄生和泄露对电路整体性能的影响。传统的跨导型峰值保持电路是由多级放大器级联然后形成单位增益反馈，它对寄生和泄露非常敏感，容易产生震荡问题。采用大规模集成电路技术实现窄脉冲峰值保持电路芯片，可以缩小控制系统的体积、减轻重量、降低功耗、提高抗干扰能力、增加可靠性和使用的灵活性等优点，具有及其重要的实际意义。专利说明书“脉冲峰值保持电路”(CN1452982A)提出了一种基于双极工艺实现的峰值保持电路，但存在保持时间与采样精度之间的折衷，其发明图2中，如果电阻R2较大， 虽然可以增加保持时间(微秒级)，但其小信号采保功能的线性度却受到了严重影响。专利说明书“一种电压峰值监测电路及其工作方法”(CN101788598A)是一种基于CMOS工艺电压峰值检测电路，发明结构简单，功耗较小，但其跟随NMOS管在工作时经历了由关断到饱和的过程，因此采样精度受到了影响，同时也增加了系统的响应时间。附图1为传统的跨导型峰值保持电路，它由跨导放大器OPl和缓冲放大器0P2级联，然后形成单位增益负反馈。峰值保持电路是利用二极管的单向导电性和电容的存储作用构成的，当脉冲信号到来时，二极管D导通，电容器C被充电至脉冲峰值时，D截止，C上保持峰值电压。该结构如果相位补偿有偏差，或寄生和泄露比较大，电路极容易震荡。
发明内容
为了解决现有技术的结构复杂、功耗体积大、抗干扰能力差、泄漏和寄生严重等问题，本发明提出一种基于标准cmos工艺实现的单片集成窄脉冲峰值保持电路。为解决上述技术问题，本发明采用如下技术方案
一种单片集成窄脉冲峰值保持电路，包括对输入窄脉冲信号进行峰值采样并能够保持该峰值的采样保持部分、用于控制所述的采用保持部分输出峰值保持信号或完成峰值泄放的控制逻辑部分。其中，所述的采样保持部分包括相并联的跨导放大器和缓冲放大器，输入窄脉冲信号经电阻 Rl和电阻R2分压后输入所述的跨导放大器的正相输入端，所述的跨导放大器的反相输入端通过串联的电容Cl和电容C2连接至地端，所述的跨导放大器的输出端与反相输入端之间相短接，输入窄脉冲信号通过电容Cl和电容C2之间的串联结点后连接至所述的缓冲放大器的输入端而通过电容C2实现保持功能，并从所述的缓冲放大器的输出端输出峰值保持信号。其中，当输入窄脉冲信号的脉冲到来之前，所述的跨导放大器作为跟随器而输出跟随输入信号的低电平；当输入窄脉冲信号的脉冲到来之后，所述的跨导放大器作为比较器而输出时序控制信号，该时序控制信号输入至所述的控制逻辑部分以实现峰值采样并保持。其中，所述的控制逻辑部分包括设在所述的跨导放大器的输出端与反向输入端的短接线路上的开关K1、设在输入窄脉冲信号连接至电容Cl与电容C2之间串联结点的连接线路上的开关K2，所述的开关Kl由外部输入的控制信号BM的高、低电平控制开、关，所述的开关K2由所述的控制信号BM和所述的时序控制信号经过两级与非门后的输出信号的高、 低电平控制开、关，所述的控制信号BM为高电平且所述的时序控制信号为高电平时，所述的两级与非门输出高电平，即所述的开关K2为开，表征峰值没有到达，继续进行采样；当所述的控制信号BM为高电平且所述的时序控制信号为低电平时，所述的两级与非门输出低电平，即所述的开关K2为关，表征输入窄脉冲信号的峰值到达，此时该峰值通过所述的缓冲放大器进行电位补偿后保持输出；当所述的控制信号BM为低电平时，完成峰值泄放。其中，所述的控制信号BM和所述的时序控制信号为前一级与非门的两个输入信号，该前一级的与非门的输出信号与所述的控制信号BM为后一级与非门的两个输入信号， 该后一级与非门的输出信号控制所述的开关K2。本发明现对于现有技术的有益效果在于采用并联跨导放大器和电容耦合技术， 在精确地保持窄脉冲的峰值的同时，能够实现良好的稳定性，成本低、体积小、功耗低，能够高精度地峰值采样。
附图1为传统跨导型峰值保持电路原理框图； 附图2为本发明的窄脉冲峰值采样保持电路的原理框图附图3为本发明的窄脉冲峰值采样保持电路的实现电路图； 附图4为本发明的窄脉冲峰值采样保持电路的峰值保持示意图； 附图5为本发明的窄脉冲峰值采样保持电路的峰值泄放示意图； 附图6为本发明的窄脉冲峰值采样保持电路的仿真图。
具体实施例方式下面结合附图所示的实施例对本发明的技术方案作以下详细描述
如附图2所示，本发明的单片集成窄脉冲峰值保持电路包括对输入窄脉冲信号进行峰值采样并能够保持该峰值的采样保持部分、用于控制采用保持部分输出峰值保持信号或完成峰值泄放的控制逻辑部分。该电路的具体实现如附图3所示，采样保持部分包括相并联的跨导放大器opl和缓冲放大器op2，输入窄脉冲信号经电阻 Rl和电阻R2分压后输入跨导放大器opl的正相输入端，跨导放大器opl的反相输入端通过串联的电容Cl和电容C2连接至地端，跨导放大器opl的输出端与反相输入端之间相短接，输入窄脉冲信号通过电容Cl和电容C2之间的串联结点后连接至缓冲放大器op2的输入端而通过电容C2实现保持功能，并从缓冲放大器op2的输出端输出峰值保持信号，当输入窄脉冲信号的脉冲到来之前，跨导放大器opl作为跟随器而输出跟随输入信号的低电平；当输入窄脉冲信号的脉冲到来之后，跨导放大器 opl作为比较器而输出时序控制信号，该时序控制信号输入至控制逻辑部分以实现峰值采样并保持，控制逻辑部分包括设在跨导放大器opl的输出端与反向输入端的短接线路上的开关K1、设在输入窄脉冲信号连接至电容Cl与电容C2之间串联结点的连接线路上的开关 K2，开关Kl由外部输入的控制信号BM的高、低电平控制开、关，开关K2由控制信号BM和时序控制信号经过两级与非门后的输出信号的高、低电平控制开、关，控制信号BM为高电平且时序控制信号为高电平时，两级与非门输出高电平，即开关K2为开，表征峰值没有到达， 继续进行采样；当控制信号BM为高电平且时序控制信号为低电平时，两级与非门输出低电平，即开关K2为关，表征输入窄脉冲信号的峰值到达，此时该峰值通过缓冲放大器op2进行电位补偿后保持输出；当控制信号BM为低电平时，完成峰值泄放，控制信号BM和时序控制信号为前一级与非门的两个输入信号，该前一级的与非门的输出信号与控制信号BM为后一级与非门的两个输入信号，该后一级与非门的输出clock信号控制开关K2，clock信号经一反相器得到/clock信号，控制信号BM经一反相器得到/BM信号，具体地，当BM= “ 1 ”，即为高电平时，输入窄脉冲信号Vin经过两条平行通路进入系统(峰值采样保持电路):第一路 信号经过Rl和R2的分压，进入到运算放大器opl的正端，此时opl作为比较器使用，opl输出高电平，传输门开关K2闭合；第二路信号通过传输门K2，经过电容Cl耦合到opl的负端，因为跨导放大器opl的负端电压大于正端电压，opl输出低电平，然后，开关K2断开，此时，输入信号没有低阻通路，在A点得以保持；A点的高电平v2并非其真实值，因为A点低电平vl有可能非0，所以，缓冲放大器op2完成减法功能，实现电平补偿，采样输出脉冲Vin的真实值(v2-vl)，峰值保持示意图如附图4所示。当BM= “0”，当脉冲信号通过开关Kl后， 即BM= “O”为低电平时，完成峰值泄放，峰值泄放的示意图如附图5所示。附图6为本发明的窄脉冲峰值采样保持电路的仿真图，输入信号峰值为400mV，平均脉宽为15ns，采样保持输出为400mV，电路静态功耗电流仅为0. 45mA。本电路采用并联跨导放大器和电容耦合技术，在精确地保持窄脉冲的峰值的同时，能够实现良好的稳定性，成本低、体积小、功耗低，能够高精度地峰值采样。本发明的电路基于标准cmos工艺实现单片集成，成本、体积及功耗均实现降低， 并且实现良好的系统稳定性和高精度采样。上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种单片集成窄脉冲峰值保持电路，其特征在于包括对输入窄脉冲信号进行峰值采样并能够保持该峰值的采样保持部分、用于控制所述的采用保持部分输出峰值保持信号或完成峰值泄放的控制逻辑部分。
2.根据权利要求1所述的一种单片集成窄脉冲峰值保持电路，其特征在于所述的采样保持部分包括相并联的跨导放大器和缓冲放大器，输入窄脉冲信号经电阻Rl和电阻R2 分压后输入所述的跨导放大器的正相输入端，所述的跨导放大器的反相输入端通过串联的电容Cl和电容C2连接至地端，所述的跨导放大器的输出端与反相输入端之间相短接，输入窄脉冲信号通过电容Cl和电容C2之间的串联结点后连接至所述的缓冲放大器的输入端而通过电容C2实现保持功能，并从所述的缓冲放大器的输出端输出峰值保持信号。
3.根据权利要求2所述的一种单片集成窄脉冲峰值保持电路，其特征在于当输入窄脉冲信号的脉冲到来之前，所述的跨导放大器作为跟随器而输出跟随输入信号的低电平； 当输入窄脉冲信号的脉冲到来之后，所述的跨导放大器作为比较器而输出时序控制信号， 该时序控制信号输入至所述的控制逻辑部分以实现峰值采样并保持。
4.根据权利要求3所述的一种单片集成窄脉冲峰值保持电路，其特征在于所述的控制逻辑部分包括设在所述的跨导放大器的输出端与反向输入端的短接线路上的开关K1、设在输入窄脉冲信号连接至电容Cl与电容C2之间串联结点的连接线路上的开关K2，所述的开关Kl由外部输入的控制信号BM的高、低电平控制开、关，所述的开关K2由所述的控制信号BM和所述的时序控制信号经过两级与非门后的输出信号的高、低电平控制开、关，所述的控制信号BM为高电平且所述的时序控制信号为高电平时，所述的两级与非门输出高电平，即所述的开关K2为开，表征峰值没有到达，继续进行采样；当所述的控制信号BM为高电平且所述的时序控制信号为低电平时，所述的两级与非门输出低电平，即所述的开关K2为关，表征输入窄脉冲信号的峰值到达，此时该峰值通过所述的缓冲放大器进行电位补偿后保持输出；当所述的控制信号BM为低电平时，完成峰值泄放。
5.根据权利要求4所述的一种单片集成窄脉冲峰值保持电路，其特征在于所述的控制信号BM和所述的时序控制信号为前一级与非门的两个输入信号，该前一级的与非门的输出信号与所述的控制信号BM为后一级与非门的两个输入信号，该后一级与非门的输出信号控制所述的开关K2。
全文摘要
本发明公开一种单片集成窄脉冲峰值保持电路，包括对输入窄脉冲信号进行峰值采样并能够保持该峰值的采样保持部分、用于控制所述的采用保持部分输出峰值保持信号或完成峰值泄放的控制逻辑部分。采用并联跨导放大器和电容耦合技术，在精确地保持窄脉冲的峰值的同时，能够实现良好的稳定性，成本低、体积小、功耗低，能够高精度地峰值采样，该电路基于标准cmos工艺而实现单片集成。
文档编号H03F1/26GK102394570SQ20111032901
公开日2012年3月28日 申请日期2011年10月26日 优先权日2011年10月26日
发明者刘晓淮, 武凤芹, 白涛, 陈洁 申请人:中国兵器工业集团第二一四研究所苏州研发中心