专利名称：分频电路、分频装置以及电子装置的利记博彩app
技术领域：
本发明涉及分频电路、分频装置以及电子装置。
背景技术：
在GPS接收装置等的电子装置中，使用用于将内部振荡器的振荡信号分频来获得期望频率的信号的分频电路(例如参照专利文献1)。作为该分频电路，通常因为电路结构简单，通过级联连接对输入信号进行二分之一分频的多个分频电路而构成。图4是现有的分频电路IB的电路结构的一个示例。如图4所示，现有的分频电路 IB是输出将输入信号CL 二分之一分频而获得的输出信号OUT及其反相信号XOUT的电路， 由(1)时钟信号产生部10、(2)分频信号产生部20、(3)输出信号产生部30B构成。时钟信号产生部10根据输入信号CL生成与该输入信号CL频率相同、彼此反相的时钟信号CLOCK、)(CL0CK。分频信号产生部20根据时钟信号CLOCK、XCLOCK生成频率是输入信号CL的二分之一的反相分频信号XQ。输出信号产生部30B根据反相分频信号XQ生成频率为输入信号CL的二分之一、彼此反相的输出信号0UT、X0UT。并且，图5是现有的分频电路IB中的信号波形。在图5中，将横轴作为时间t、纵轴作为信号电平，从上向下依次示出输入信号CL、时钟信号CLOCK、)(CL0CK、时钟控制反相器(clocked inverter) )(6的输出信号ΧΜ、反相器X7的输出信号Μ、反相分频信号XQ、反相器X9的输出信号Q、输出信号OUT、XOUT各自的信号波形。现有技术文献专利文献专利文献1 日本专利特开2008-187556号
发明内容
然而，在图4示出的现有的分频电路IB中，反相器X12反相放大将输入信号CL 二分之一分频而获得的反相分频信号XQ，并将反相放大的信号作为输出信号OUT。并且，级联连接的反相器X13、X14分别反相放大反相分频信号XQ，并将反相放大的信号作为反相输出信号XOUT输出。S卩，对于反相分频信号XQ，经由一个反相器X12的信号被作为输出信号 0UT，经由两个反相器X13、X14的信号被作为反相输出信号X0UT。因此，如图5所示，输出信号OUT、XOUT的相位发生偏离。在多级连接分频电路进行使用的情况下，为了减少电路整体的元件数，输出信号 OUT、XOUT分别被作为下一级的时钟信号CLOCK、XCLOCK输入。此时，如果输出信号OUT、XOUT 的相位发生偏离，则出现下一级的分频电路中的时钟信号CL0CK、XCL0CK同时成为“H”电平的期间，成为错误操作的主要原因。鉴于上述问题，本发明的目的在于提供一种能够生成、输出相位同步的输出信号及其反相信号的分频电路。用于解决上述课题的第一方式的分频电路包括分频部，基于根据输入信号生成的、与所述输入信号频率相同、彼此同步且相位反相的时钟信号以及反相时钟信号，生成将所述输入信号分频而获得的分频信号；输出信号产生部，根据所述分频信号，使用所述时钟信号以及所述反相时钟信号，生成与所述分频信号频率相同、彼此同步且相位反相的输出信号以及反相输出信号。根据第一方式，生成、输出与分频信号频率相同、彼此同步且相位反相的输出信号及其反相输出信号的分频电路得以实现。作为第二方式，第一方式的分频电路还可被构造为所述输出信号产生部具有响应于所述时钟信号进行操作、以使所述输出信号的相位与所述反相输出信号的相位同步的分频电路的时钟控制反相器部。根据第二方式，通过响应于时钟信号进行操作的时钟控制反相器部，生成相位同步的输出信号以及反相输出信号。在此情形，作为第三方式，还可被构造为所述输出信号产生部具有保持所述时钟控制反相器部的输出电平的电平保持部的分频电路。根据第三方式，在时钟控制反相器部未进行操作时，也能够保持时钟控制反相器部刚刚之前的输出电平。进一步地，在此情形，作为第四方式，所述电平保持部可被构造为利用所述电平保持部具有的晶体管的栅极电容、或者配线电容来保持所述输出电平。并且，作为第五方式，分频装置可由N级(N是2以上的整数)分频器级联连接而构成，并且分频装置可被构造为第1级的分频器具有根据输入信号生成所述时钟信号和所述反相时钟信号的时钟信号产生部以及第一至第四方式中的任一方式的分频电路；第η 级(n = 2、3、……、Ν)的分频器具有将从第(η-1)级的分频器输出的输出信号作为所述时钟信号输入、所述反相输出信号作为所述反相时钟信号输入的第一至第四方式中的任一方式的分频电路。根据第五方式，在级联连接多个分频器而构成的分频装置中，能够将从分频器输出的输出信号以及反相输出信号分别作为下一级分频器的时钟信号以及反相时钟信号而输入。进一步地，作为第六方式，可构成具有第一至第四方式中的任一方式的分频电路或者第五方式的分频装置的电子装置。
图1是分频电路的电路结构图。图2是分频电路中的信号波形图。图3是添加了置位/复位(Set/Reset)电路的分频电路的电路结构图。图4是现有的分频电路的电路结构图。图5是现有的分频电路中的信号波形图。
具体实施例方式以下参照
本发明的实施方式。[结构]
图1是本实施方式中的分频电路1的电路结构图。并且在图1中，对与图4所示的现有的分频电路IB相同的构成要素标注相同的标号。该分频电路1生成、输出频率为输入信号CL的频率的二分之一倍(二分之一分频)的输出信号OUT以及与该输出信号OUT 频率相同且相位反相的反相信号XOUT(输出信号OUT、X0UT)。并且，分频电路1由(1)时钟信号产生部10、(2)分频信号产生部20 (分频部)、C3)输出信号产生部30构成。时钟信号产生部10根据输入信号CL生成与输入信号CL频率相同、彼此相位同步的时钟信号CLOCK以及与该时钟信号CLOCK频率相同且相位反相的反相信号)(CL0CK(时钟信号CLOCK、XCL0CK)。该时钟信号产生部10具有反相器XI、X2、X3、X4、X5和晶体管Trl、 Tr2。分频信号产生部20根据时钟信号产生部10生成的时钟信号CLOCK、XCLOCK生成二分之一分频输入信号CL的反相分频信号XQ。该分频信号产生部20具有时钟控制反相器 X6、X8、X10、X11 和反相器 X7、X9。时钟控制反相器m被输入时钟信号CLOCK作为控制信号，反相分频信号XQ经反相放大后作为信号XM输出。该信号XM通过反相器X7被反相放大成为信号M。时钟控制反相器XlO被输入反相时钟信号)(CL0CK作为控制信号，信号M经反相放大后作为信号XM输
出ο并且，时钟控制反相器XlO具有作为信号XM的电平保持电路的功能。S卩，在时钟控制反相器X6进行操作时，时钟控制反相器XlO不进行操作，通过时钟控制反相器X6，反相分频信号XQ的反相信号成为信号XM。另一方面，在时钟控制反相器)(6不进行操作时，时钟控制反相器XlO进行操作，通过该时钟控制反相器X10，信号M的反相信号成为信号XM0 即，在时钟控制反相器)(6不进行操作时，通过时钟控制反相器X10，保持时钟控制反相器)(6 刚刚变为不进行操作之前的信号XM的电平。时钟控制反相器X8被输入时钟信号)(CL0CK作为控制信号，信号M经反相放大后作为反相分频信号XQ输出。该反相分频信号XQ通过反相器X9被反相放大成为分频信号 Q0时钟控制反相器Xll被输入信号CLOCK作为控制信号，分频信号Q经反相放大后作为反相分频信号XQ输出。并且，时钟控制反相器Xll具有作为反相分频信号XQ的电平保持电路的功能。即， 在时钟控制反相器X8进行操作时，时钟控制反相器Xll不进行操作，通过时钟控制反相器 X8，信号M的反相信号成为反相分频信号XQ。另一方面，在时钟控制反相器X8不进行操作时，时钟控制反相器Xll进行操作，通过该时钟控制反相器XII，分频信号Q的反相信号成为反相分频信号XQ。即，在时钟控制反相器X8不进行操作时，通过时钟控制反相器Xl 1，保持时钟控制反相器X8刚刚变为不进行操作之前的反相分频信号糾的电平。输出信号产生部30根据分频信号产生部20所生成的反相分频信号XQ，生成与反相分频信号XQ频率相同、彼此相位同步的输出信号OUT及其反相信号XOUT (输出信号OUT、 X0UT)。该输出信号产生部30具有时钟控制反相器X15、X19(时钟控制反相器部)和反相器 X16、X17、X18、X20、X21。时钟控制反相器X15被输入时钟信号CLOCK作为控制信号，反相分频信号XQ经反相放大后作为信号Mhold输出。反相器X18反相放大反相分频信号XQ并输出。时钟控制反相器X19被输入信号CLOCK作为控制信号，反相器X18的输出信号(即，反相分频信号XQ的反相信号)经反相放大后作为信号XMhold输出。即，反相分频信号XQ在通过时钟控制反相器X15被反相放大成为信号Mhold的同时，分别通过反相器X18以及时钟控制反相器X19被反相放大成为信号XMhold。因此，信号 Mhold、XMhold成为彼此反相的信号。并且，分别向时钟控制反相器X15、X19输入共同的信号CLOCK作为控制信号。艮口， 时钟控制反相器X15、X19各自的操作/不操作的切换定时一致，因此，信号Mhold、XMhold 各自的变化定时一致。然后，信号Mhold分别通过反相器X16、X17被反相放大，并作为输出信号OUT输出。信号XMhold分别通过反相器X20、X21被反相放大，并作为反相输出信号XOUT输出。并且，反相器X16、X17具有作为信号Mhold的电平保持电路(电平保持部)的功能。即，在时钟控制反相器X15不进行操作时，通过分别构成反相器X16、X17的晶体管的栅极电容或配线电容等来保持时钟控制反相器X15刚刚变为不进行操作之前的信号Mhold的输出电平。并且，反相器X20、X21具有作为信号XMhold的电平保持电路(电平保持部)的功能。即，在时钟控制反相器X19不进行操作时，通过构成反相器X20、X21的晶体管的栅极电容或配线电容等来保持时钟控制反相器X19刚刚变为不进行操作之前的信号XMhold的输出电平。[操作]以下参照信号波形说明该分频电路1的操作。图2是分频电路1中的信号波形图。 图2中，将横轴作为时间t、纵轴作为信号电平，从上向下依次示出了输入信号CL、时钟信号 CLOCK以及反相时钟信号)(CL0CK、信号XM、信号M、反相分频信号XQ、分频信号Q、输出信号 0UT、X0UT各自的信号波形。并且，时钟信号CLOCK以及输出信号XOUT用实线表示，反相时钟信号)(CL0CK以及输出信号OUT用虚线表示。首先，在tO时亥lj，时钟信号CLOCK为“H”电平、反相时钟信号)(CL0CK为“L”电平， 反相分频信号XQ为“H”电平。此时，时钟控制反相器)(6进行“操作”，时钟控制反相器XlO为“不操作”。即，通过时钟控制反相器X6，反相分频信号XQ的反相信号成为信号XM，信号XM成为“L”电平。然后，通过反相器X7，信号XM的反相信号成为信号M，信号M成为“H”电平。并且，时钟控制反相器X8为“不操作”，时钟控制反相器Xll进行“操作”。S卩，通过反相器X9，反相分频信号XQ的反相信号成为分频信号Q，分频信号Q成为“L”电平。然后，通过时钟控制反相器XII，分频信号Q的反相信号成为反相分频信号XQ，反相分频信号 XQ保持“H”电平。并且，时钟控制反相器X15进行“操作”，通过该时钟控制反相器X15，反相分频信号XQ的反相信号成为信号Mhold。即，输出信号OUT成为“L”电平。并且，时钟控制反相器 X19进行“操作”，通过该时钟控制反相器X19，反相器X18的输出信号(反相分频信号XQ的反相信号)的反相信号成为信号XMhold。S卩，反相输出信号XOUT成为“H”电平。接着，在tl时亥lj，时钟信号CLOCK从“H”电平变为“L”电平，反相时钟信号)(CL0CK 从“L”电平变为“H”电平，则在时钟控制反相器)(6变为“不操作”的同时，时钟控制反相器 10进行“操作”。即，通过时钟控制反相器X10，信号M的反相信号成为信号XM，信号XM保持“L”电平，信号M保持“H”电平。并且，在时钟控制反相器X8进行“操作”的同时，时钟控制反相器Xll变为“不操作”。即，通过时钟控制反相器X8，信号M的反相信号成为反相分频信号XQ，反相分频信号 XQ从“H”电平变为“L”电平。然后，通过反相器X9，反相分频信号XQ的反相信号成为分频信号Q，分频信号Q从“L”电平变为“H”电平。此时，因为通过反相器X9，分频信号Q的变化迟于反相信号XQ。并且，时钟控制反相器X15、X19变为“不操作”。因此，时钟控制反相器X15刚刚变为“不操作”之前的信号Mhold的电平通过反相器X16、X17被保持，输出信号OUT保持“L” 电平。并且，时钟控制反相器X19刚刚变为“不操作”之前的信号XMhold的电平通过反相器X20、X21被保持，反相输出信号XOUT保持“H”电平。接着，在t2时刻，时钟信号CLOCK从“L”电平变为“H”电平，反相时钟信号)(CL0CK 从“H”电平变化为“L”电平，则在时钟控制反相器)(6进行“操作”的同时，时钟控制反相器 XlO变为“不操作”。即，通过时钟控制反相器X6，反相分频信号XQ的反相信号成为信号XM， 信号XM从“L”电平变为“H”电平。然后，通过反相器X7，信号M从“H”电平变为“L”电平。 此时，因为通过反相器X7，信号M的变化迟于信号XM0并且，时钟控制反相器X8变为“不操作”，时钟控制反相器Xll进行“操作”。即，通过时钟控制反相器Xl 1，分频信号Q的反相信号成为反相分频信号XQ，保持时钟控制反相器 X8刚刚变为不操作之前的反相分频信号XQ的电平。即，反相分频信号XQ保持“L”电平，分频信号Q保持“H”电平。并且，时钟控制反相器X15、X19进行“操作”。即，通过时钟控制反相器X15，反相分频信号XQ的反相信号成为信号Mhold。因此，信号Mhold从“L”电平变化为“H”电平，输出信号OUT从“L”电平变化为“H”电平。并且，通过时钟控制反相器X19，反相器X18的输出信号的反相信号成为信号XMhold。因此，信号XMhold从“H”电平变为“L”电平，反相输出信号XOUT从“H”电平变为“L”电平。在此，时钟控制反相器X15、X19根据共同的时钟信号CLOCK进行操作/不操作切换。g卩，作为时钟控制反相器X15、X19各自的输出信号的信号Mhold、XMhold的变化定时几乎一致，因此，输出信号OUT、XOUT的变化定时也几乎一致。后续也同样，响应于时钟信号CLOCK、XCLOCK的电平变化，各信号的电平发生变化。[作用·效果]这样，根据本实施方式的分频电路1，通过根据共同的时钟信号CLOCK进行操作 /不操作切换的时钟控制反相器X15、X19，可输出相位几乎完全彼此为反相位的输出信号 OUT、XOUT。[变形例]并且，可适用本发明的实施方式不限于上述实施方式，在不脱离本发明的精神的范围内，可进行任何适当地变化。(A)多级连接分频电路1例如，在多级(N级，“N”为2以上的整数)级联连接分频电路1 (分频器)以构成分频装置的情况下，在将第(n-1)级的分频电路1的输出信号OUT作为下一级(第η级)的分频电路1的时钟信号CLOCK而输入的同时，能够将第(n-1)级的分频电路1的输出信号XOUT作为下一级(第η级)的分频电路1的反相时钟信号)(CL0CK而输入。但η = 2、 3、……、Ν。即，在此情况下，第1级的分频电路1包含时钟信号产生部10(时钟信号产生部)，但第2级以后(η > 2)的分频电路1也可不包含时钟信号产生部10 (时钟信号)。(B)添加置位/复位(Set/Reset)电路并且，分频电路1还可以添加对信号M以及分频信号Q进行置位/复位的电路。图 3是添加了置位/复位电路的分频电路IA的电路结构图。该分频电路IA为在图1所示的分频电路1中设置OR门ORl以及NAND门NANDl来代替反相器X7、并且设置OR门0R2以及NAND门NAND2来代替反相器X9的结构。并且，对与图1所示的分频电路1相同的构成要素标注相同的标号，省略其说明。向OR门ORl输入信号XM和复位信号Reset。向NAND门NANDl输入OR门ORl的输出信号和反相器X20的输出信号(即置位信号Set的反相信号)。该NAND门NANDl的输出信号成为信号M。向OR门0R2输入反相分频信号XQ和复位信号Reset。向NAND门NAND2 输入OR门0R2的输出信号和反相器X20的输出信号(即置位信号Set的反相信号)。该 NAND门NAND2的输出信号成为分频信号Q。在置位信号Set以及复位信号Reset同时为“L”电平的情况下，OR门ORl的输出信号等于信号XM。于是，NAND门NANDl的输出信号成为OR门ORl的输出信号的反相信号。 即，OR门ORl以及NAND门NANDl具有与反相器X7相同的操作。并且，OR门0R2的输出信号等于分频信号Q。于是，NAND门NAND2的输出信号成为OR门0R2的输出信号的反相信号。S卩，OR门0R2以及NAND门NAND2具有与反相器X9相同的操作。然后，如果复位信号Reset保持“L”电平、置位信号Set变为“H”电平，则NAND门 NANDUNAND2的输出信号分别变为与OR门0R1、0R2的输出信号无关的“H”电平。S卩，信号 M以及分频信号Q被分别置位为“H”电平。并且，如果置位信号Set保持“L”电平、复位信号Reset变为“H”电平，则OR门 ORU0R2的输出信号分别变为与信号XM以及反相分频信号XQ无关的“H”电平。于是，NAND 门NAND1、NAND2的输出信号分别变为“L”电平。即，信号M以及分频信号Q分别被复位为 “L”电平。(C)电平保持部并且，在上述实施方式的分频电路1中，作为保持信号Mhold、XMhold的电平的电平保持部，利用具有反相器X16、X17、X20、X21的晶体管的栅极电容等来实现，但在输入信号CL是低频信号的情况下，也可利用电容器代替这些来实现。
权利要求
1.一种分频电路，具备分频部，基于根据输入信号生成的、与所述输入信号频率相同的时钟信号以及与所述时钟信号同步且相位反相的反相时钟信号，生成将所述输入信号分频而获得的分频信号； 以及输出信号产生部，根据所述分频信号，使用所述时钟信号以及所述反相时钟信号，生成与所述分频信号频率相同的输出信号以及与所述输出信号同步且相位反相的反相输出信号。
2.根据权利要求1所述的分频电路，其中，所述输出信号产生部具有响应于所述时钟信号进行操作、以使所述输出信号的相位与所述反相输出信号的相位同步的时钟控制反相器部。
3.根据权利要求2所述的分频电路，其中，所述输出信号产生部具有保持所述时钟控制反相器部的输出电平的电平保持部。
4.根据权利要求3所述的分频电路，其中，所述电平保持部利用所述电平保持部具有的晶体管的栅极电容、或者配线电容来保持所述输出电平。
5.一种分频装置，由N级分频器级联连接而构成，N是2以上的整数， 所述分频装置被构造为第1级的分频器具备根据输入信号来产生时钟信号以及反相时钟信号的时钟信号产生部；和权利要求1至4中任一项所述的分频电路， 第η级的分频器具备将从第(η-1)级的分频器输出的输出信号作为所述时钟信号输入、所述反相输出信号作为所述反相时钟信号输入的权利要求1所述的分频电路，其中，η = 2、3、……、Ν。
6.一种电子设备，所述电子设备具备权利要求1所述的分频电路。
7.一种电子设备，所述电子设备具备权利要求5所述的分频装置。
全文摘要
本发明提供了分频电路、分频装置以及电子装置。该分频电路包括分频部，基于根据输入信号生成的、与所述输入信号频率相同的时钟信号以及与所述时钟信号同步且具有反相的相位的反相时钟信号，生成将所述输入信号分频的分频信号；输出信号产生部，根据所述分频信号，使用所述时钟信号以及所述反相时钟信号，生成与所述分频信号频率相同的输出信号以及与所述输出信号同步且相位反相的反相输出信号。
文档编号H03L7/18GK102355234SQ20111013587
公开日2012年2月15日 申请日期2011年5月24日 优先权日2010年5月26日
发明者折井俊雄 申请人:精工爱普生株式会社