专利名称：具有改进的转换速率的运算放大器的利记博彩app
具有改进的转换速率的运算放大器相关申请的交叉参考本申请要求于2010年3月2日提交的印度专利申请序列号M2/MUM/2010的优先权，其全部内容作为参考合并在此。本申请还要求2010年4月21日提交的申请序列号 12/764，294的对应美国专利申请的优先权，其全部内容作为参考合并在此。
背景技术：
普通的两级运算放大器包括输入级和第二级。输入级通常是具有跨导特性的差分放大器，从差分电压输入产生输出电流。跨导典型地非常高，因此相当小的输入电压可能足以导致输入级饱和，从而产生恒定电流输出。第二级接收来自输入级的电流输出，在第二级实现频率补偿。该级的低通特性近似于积分器，因此如果电流输入恒定，则该电流输入可以产生线性增大的输出。至第二级的输入电流连同放大器的补偿电容和增益带宽一起都影响两级运算放大器的转换速率。放大器的转换速率表示电路中任何点处信号改变的最大速率。换言之，如果输入信号的频率超过放大器的转换速率限制，则转换速率的限制会造成非线性效应，这会导致放大器输出严重失真。因而，输入信号的频率通常受到电路设计期间放大器的能力的限制。
发明内容
在一示例中，提出了一种具有改进的转换速率的运算放大器电路。该运算放大器电路包括运算放大器，接收第一电压输入和第二电压输入。运算放大器电路还包括电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源。运算放大器电路还包括第一比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，反相输入耦接至第二电压输入；以及第二比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，反相输入耦接至第一电压输入。第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，改进运算放大器电路的转换速率。在另一示例中，用具有不同尺寸的晶体管来实现电路的第一比较器和第二比较器。不同尺寸可以是不同沟道长度。此外，第一比较器检测正转换运算的开始，并且第二比较器检测负转换运算的开始，使得在第一比较器检测到正转换运算的开始时激活第一和第三电流源，并在第二比较器检测到负转换运算的开始时激活第二和第四电流源。此外，当第一电压输入与第二电压输入之差是大于阈值电压的正值时，检测到正转换运算的开始，当第一电压输入与第二电压输入之差是绝对值大于阈值电压的负值时，检测到负转换运算的开始。运算放大器的比较器还可以使用FinFET器件来实现。在一示例中，还提供了一种改进运算放大器的转换速率的方法。该方法包括检测转换运算的开始；在转换运算期间激活附加电流源，以改进转换速率；当未检测到转换运算时，对附加电流源解除激活，从而最小化来自附加电流流动的附加功率耗散。此外，检测转换运算的开始可以进一步包括将运算放大器的输入处第一电压和第二电压之差与一个或多个比较器的开关阈值电压相比较。在一个示例中，依据检测到的转换运算为正还是为
4负，激活运算放大器的附加电流源。如果输入电压之差为正并且大于一个或多个比较器的开关阈值电压，则转换运算可以为正，如果输入电压之差为负并且该差的绝对值大于一个或多个比较器的开关阈值电压，则转换运算可以为负。在另一示例中，用于改进转换速率的所述一个或多个比较器的两个输入晶体管具有不同尺寸。不同尺寸可以包括不同沟道长度。此外，第一比较器和第二比较器可以使用 FinFET器件来实现。在另一示例中，提供了一种针对运算放大器的转换速率改进电路。转换速率改进电路包括电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源；以及比较器电路，包括第一比较器和第二比较器，其中第一比较器具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，并且反相输入耦接至第二电压输入，第二比较器具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，并且反相输入耦接至第一电压输入；其中第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，改进运算放大器电路的转换速率。第一电压输入和第二电压输入还可以是至运算放大器的电压输入。以上发明内容仅仅是说明性的，而绝不是限制性的。除了上述示例性的各方案、 各实施例和各特征之外，参照附图和以下详细说明，将清楚其他方案、其他实施例和其他特征。
将通过以下描述和附图进一步说明实施例。图1是具有改进的转换速率的运算放大器电路的示意电路图。图加是两级运算放大器的FinFET实现的示意电路图。图2b是具有第一和第三电流源的第一比较器的FinFET实现的示意电路图。图2c是具有第二和第四电流源的第二比较器的FinFET实现的示意电路图。图3是两级运算放大器与本申请的具有改进转换速率的运算放大器电路实施例之间的转换速率比较图。图4是第一两级运算放大器、第二两级运算放大器与本申请的具有改进转换速率的运算放大器电路实施例之间的瞬态响应比较图。
具体实施例方式在以下详细说明中，参考了作为详细说明的一部分的附图。在附图中，类似符号通常表示类似部件，除非上下文另行指明。
具体实施方式
部分、附图和权利要求书中记载的示例性实施例并不是限制性的。在不脱离在此所呈现主题的精神或范围的情况下，可以利用其他实施例，且可以进行其他改变。应当理解，在此一般性记载以及附图中图示的本公开的各方案可以按照在此明确和隐含公开的多种不同配置来设置、替换、组合、分割和设计。本申请提供一种运算放大器，具有高转换速率，同时保持低功率开销和基本性能度量。在一实施例中，该电路的工作原理依赖于检测电路的转换运算的开始，并相应地激活附加电流源。因为只在电路的转换运算期间激活附加电流源，所以运算放大器电路的功率耗散和其他性能度量保持不变。
图1是具有改进转换速率的运算放大器电路100的实施例的示意电路图。运算放大器电路100包括两级运算放大器电路102、附加电流源104和比较器电路106。两级运算放大器电路102包括串联连接的第一放大器108和第二放大器110，其中第一放大器108接收电压输入Vinl和Vin2，第二放大器110输出电压V。ut。与补偿器电容器114串联的电阻器 112与第二放大器并联耦接。两级运算放大器电路102的输出端耦接至负载电容器128。比较器电路106包括第一比较器IM和第二比较器126，两个比较器都接收电压输入Vinl和Vin2，并且分别具有第一比较器输出C1和第二比较器输出C2。附加电流源104包括第一电流源116、第二电流源118、第三电流源120和第四电流源122。根据第一比较器输出C1来控制第一电流源116和第三电流源120，而根据第二比较器输出C2来控制第二电流源118和第四电流源122。第一电流源116和第二电流源118耦接至两级运算放大器电路 102的输出，而第三电流源120和第四电流源122耦接至运算放大器102的第一放大器108 的电源。如图1所示，附加电流源104和比较器电路106是附加电路，可以用于改进两级运算放大器电路102的转换速率。附加电流源104在效果上是用于两级运算放大器电路102 的电流增强模块，比较器电路106在效果上是用于检测转换的开始的检测电路。如图1所示，第一比较器124和第二比较器1 是非对称的。非对称比较器具有非对称输入差分级，这造成人为输入偏移电压，该人为输入偏移电压是比较器的差分开关阈值电压。可以使用尺寸不同的比较器输入晶体管或者尺寸不同的比较器输入级负载晶体管来实现这种非对称输入差分级。在本申请的实施例中，用沟道长度不同的输入晶体管来实现第一比较器1 和第二比较器126。比较器IM和1 可以进一步设计成在电压输入Vinl 和Vin2之差的绝对值小于阈值Vsw时，使控制逻辑电路的输出保持在适当逻辑电平(即，逻辑“高”或逻辑“低”，这依据四个附加电流源116、118、120和122的极性)。在本实施例的情况下，当未检测到转换开始时，第一比较器1 和第二比较器126的输出在控制P-FinFET 电流源时为VDD，或者在控制N-FinFET电流源时为地。如上所述，第一电流源116和第三电流源120由第一比较器124控制，第二电流源 118和第四电流源122由第二比较器126控制。第一电流源116和第三电流源120的电流值可以近似相等，而第二电流源118和第四电流源122在值方面也可以近似相等。在功能上，当Vinl比Vin2大某一边际值时，第一比较器124工作于正转换模式，而当 Vinl比Vin2小某一边际值时，第二比较器1 工作于负转换模式。在电压输入Vinl和Vin2之
差超过例如Vsw之类的阈值电压的情况下，第一比较器的反相输出巧变低，并且第一电流源
116和第三电流源120被激活。第一电流源116的激活提供了通过补偿电容器114的附加电流，第三电流源120的激活提供了对补偿电容器114的相对端子放电的路径。结果，第三电流源120辅助第一电流源116来改进电路的正转换速率。类似地，当检测到负转换运算的开始时(电压输入Vinl和Vin2之差的绝对值超过阈值电压Vsw)，第二比较器的输出C2变高。在这种情况下，激活第二电流源118和第四电流源 122，并改进负转换速率。在两种情况下，阈值电压Vsw确定检测器电路的开关点，并且可以被设计成适应于不同的运算放大器应用。在本申请的一个实施例中，使用45nm技术的FinFET器件来实现具有改进转换速率的运算放大器。在本实施例中使用的FinFET技术参数具有最小沟道长度(L)20nm，有效氧化物厚度(EOT)O. 9nm，鳍宽度(WFIN)6nm以及鳍高度(HFIN)30nm。沟道掺杂是 1 X IO15Cm-3,源极/漏极掺杂是1 X 102°cnT3，其中交叠距离(LOV)是2nm，进入沟道的高斯掺杂梯度是lnm/decade。图2a是两级运算放大器的FinFET实现的示意电路图202 ；图2b是具有第一和第三电流源的第一比较器的FinFET实现的示意电路图204 ；图2c是具有第二和第四电流源的第二比较器的FinFET实现的示意电路图206。在图2a_2c所示的示例实施例中，括号中的数字指示各个FinFET器件的鳍的个数。还提供了电容器和电阻器的示例值。如图2a所示，两级运算放大器参数是针对给定功率约束下最大转换速率而设计和优化的，并相应地用于仿真以说明由于实现图2b和2c所示比较器和电流增强器电路而带来的转换速率改进。在图2的实施例中，使用沟道长度50nm的FinFET器件来设计运算放大器电路 202。然而，为了获得所需的阈值(开关电压)Vsw，希望通过实施非对称输入器件来使用非对称比较器。如上所述，可以按照不同方式实现比较器电路204和206的非对称性，例如通过在两个相应输入晶体管的长度或指状物个数之间引入失配来实现非对称性。在图2所示示例实施例中，在输入级中使用具有不同沟道长度的FinFET器件，来实现所需的非对称性。在图2b的第一比较器电路204中，图2b中比较器的输入晶体管MlO和Mll具有不同沟道长度。MlO以及第一比较器电路204中其他FinFET器件的沟道长度是50nm，而输入晶体管Mll的沟道长度是lOOnm。类似地，图2c中第二比较器电路206的晶体管M23和 M24具有不同沟道长度。M23以及第二比较器电路206中其他FinFET器件的沟道长度是 50nm，而输入晶体管M24的沟道长度是lOOnm。如上所述，以在给定功率约束下优化图2a的运算放大器电路202的参数为开始， 来说明针对运算放大器电路的转换速率改进。表1中示出了优化的参数以及转换速率值。 转换速率值是针对上升和下降时间为IOOps的输入信号而测量的。在下面的讨论中，该电路称为“两级Op-Amp 1”。
权利要求
1.一种运算放大器电路，包括运算放大器，接收第一电压输入和第二电压输入；电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源；第一比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，反相输入耦接至第二电压输入；以及第二比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，反相输入耦接至第一电压输入；其中，第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，以改进运算放大器电路的转换速率。
2.根据权利要求1所述的运算放大器电路，其中，用具有不同尺寸的晶体管来实现第一比较器和第二比较器。
3.根据权利要求2所述的运算放大器电路，其中，不同尺寸包括不同沟道长度。
4.根据权利要求1所述的运算放大器电路，其中，第一比较器检测正转换运算的开始。
5.根据权利要求1-4之一所述的运算放大器电路，其中，第二比较器检测负转换运算的开始。
6.根据权利要求2-4之一所述的运算放大器电路，其中，在第一比较器检测到正转换运算的开始时激活第一和第三电流源。
7.根据权利要求2-4之一所述的运算放大器电路，其中，当第一电压输入与第二电压输入之差是大于阈值电压的正值时，检测到正转换运算的开始。
8.根据权利要求2-4之一所述的运算放大器电路，其中，在第二比较器检测到负转换运算的开始时激活第二和第四电流源。
9.根据权利要求2-4之一所述的运算放大器电路，其中，当第一电压输入与第二电压输入之差是绝对值大于阈值电压的负值时，检测到负转换运算的开始。
10.根据权利要求1-4之一所述的运算放大器电路，其中，运算放大器、第一比较器和第二比较器使用FinFET器件来实现。
11.一种改进运算放大器的转换速率的方法，包括检测转换运算的开始；在转换运算期间激活附加电流源，以改进转换速率；当未检测到转换运算时，对附加电流源解除激活，从而最小化来自附加电流流动的附加功率耗散。
12.根据权利要求11所述的方法，其中，检测转换运算的开始包括将运算放大器的输入处第一电压和第二电压之差与阈值相比较。
13.根据权利要求12所述的方法，其中，依据检测到的转换运算为正还是为负，激活附加电流源。
14.根据权利要求13所述的方法，其中，如果输入电压之差为正并且大于第一比较器的开关阈值电压，则转换运算为正。
15.根据权利要求13所述的方法，其中，如果输入电压之差为负并且该差的绝对值大于第二比较器的开关阈值电压，则转换运算为负。
16.根据权利要求12-15之一所述的方法，其中，一个或多个比较器的两个输入晶体管具有不同尺寸。
17.根据权利要求16所述的方法，其中，不同尺寸包括不同沟道长度。
18.根据权利要求12-15之一所述的方法，其中，运算放大器、第一比较器和第二比较器使用FinFET器件来实现。
19.一种针对运算放大器的转换速率改进电路，包括电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源；比较器电路，包括第一比较器和第二比较器，其中第一比较器具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，并且反相输入耦接至第二电压输入，第二比较器具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，并且反相输入耦接至第一电压输入；其中第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，以改进运算放大器电路的转换速率。
20.根据权利要求19所述的转换速率改进电路，其中，第一电压输入和第二电压输入是至运算放大器的电压输入。
全文摘要
提供了一种转换速率改进运算放大器电路，以利用功率耗散和其他运算放大器参数的最小牺牲来改进运算放大器的转换速率。为改进运算放大器的转换速率，在检测到转换运算时激活附加电流源。可以使用两个比较器电路来实现转换运算的检测和基于检测对电流源的激活，两个比较器电路一个用于正转换运算，一个用于负转换运算。实现该转换速率改进构思的亚45nm FinFET实施方式，并与转换速率优化的单独两级运算放大器相比较。仿真显示出通过比较器电路的实施方式，显著改进了转换速率(5590V/μS相比于273V/μS)，同时功率耗散的增加最少(78μW相比于46μW)。
文档编号H03F3/45GK102474230SQ201080030261
公开日2012年5月23日 申请日期2010年11月17日 优先权日2010年3月2日
发明者V·拉姆戈帕尔·拉奥, 拉杰什·A·塔克尔, 迪内希·K·夏尔马, 马扬克·斯里瓦斯塔瓦, 马赫什·B·帕希尔, 马里亚姆·舒贾依·巴吉尼 申请人:印度孟买技术研究院