专利名称：用于交织器行内置换的基序列处理装置的利记博彩app
技术领域：
本实用新型涉及一种处理装置，尤其涉及一种用于交织器行内置换的基序列处理
直O
背景技术：
目前，Turbo编码已经被多个通信标准化组织在其相关通信标准中所采用，Turbo 编码和解码都涉及到里面采用的交织器，交织器的好坏是Turbo编码性能是否优越的关 键。总体来说，交织器可以分为两大类一类是随机交织，另一类是确定性交织。理论上来 说，随机交织性能是最优的，但由于需要把采用的随机交织方式的信息全部传给解码器，才 能正确译码，实际上反而降低了编码效率，不适合使用。对于确定性交织方案，由于发送端 和接收方事先知道交织方案，所以不需要传输交织方式的信息，编码效率比较高，故被大量 采用。实现Turbo交织器最基础的一步就是计算行内置换(Intra-Row Permutation)的基 系列S。传统的装置采用加法器来取代乘法器，利用循环迭代的方法来实现取模运算，但 是在计算基序列(S)的每个元素时都会需要较多的时钟周期才能完成计算，无法保证实时 性，不能很好的推广。
实用新型内容本实用新型的目的就是为了解决现有技术中存在的上述问题，提供一种用于交织 器行内置换的基序列处理装置。本实用新型的目的通过以下技术方案来实现用于交织器行内置换的基序列处理装置，其中包括有乘积运算模块，乘积运算模 块的输入端设有原根数据录入口，乘积运算模块的输出端设有两组通路，其分别连接有两 组最小质数运算模块；所述两组最小质数运算模块上均设有最小质数数据录入口 ；所述两 组最小质数运算模块的输出端均连入选择器模块的输入端；所述选择器模块的输出端连入 乘积运算模块的输入端。上述的用于交织器行内置换的基序列处理装置，其中所述的两组最小质数运算 模块分别为，最小质数不等于191时的运算模块，以及最小质数等于191时的运算模块。本实用新型技术方案的优点主要体现在通过特有装置的配合，可以利用很少的 硬件资源来完成乘法和取模的运算，同时也能保证在一个时钟周期内就能完成一个基序列 元素的计算，满足了实时性。
本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图 示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等 效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。这些附图当中，[0010]图1是本交织器行内置换的基序列处理装置的构造示意图；图2是乘积运算模块计算s*v乘积的过程示意图；图3是最小质数不等于191时的运算模块工作示意图；图4是最小质数等于191时的运算模块工作示意图。图中各附图标记的含义如下1乘积运算模块2原根数据录入口3最小质数数据录入口 4选择器模块最小质数不等于191最小质数等于191时5时的运算模块6的运算模块
具体实施方式
用于交织器行内置换的基序列处理装置，其与众不同之处在于包括有乘积运算 模块1，乘积运算模块1的输入端设有原根数据录入口 2，乘积运算模块1的输出端设有两 组通路，其分别连接有两组最小质数运算模块；所述两组最小质数运算模块上均设有最小 质数数据录入口 3 ；所述两组最小质数运算模块的输出端均连入选择器模块4的输入端；所 述选择器模块4的输出端连入乘积运算模块1的输入端。当然，为了更好的处理最小质数等于191或是不等于191的数据，所述的两组最小 质数运算模块分别为最小质数不等于191时的运算模块5，以及最小质数等于191时的运算 模块6。结合本实用新型的实际处理过程来看，S(O)固定为1，不需要计算，计算基序列s 的每个元素包括以下过程——首先，计算ν和s(j-l)的乘积，即v*s(j_l)。从下表中可以看到最小质数ρ和其相对应的原根ν的对应关系表 只有当最小质数ρ = 191时，ν = 19，在其它情况下ν彡7。因此，在本实用新型 中，用于交织器行内置换的基序列处理装置能够把原根数据录入口 2获得的原根ν量化成 1个5比特的数，v[0]表示比特0，为最低位；v[4]表示比特4，为最高位；根据ν取值的特 性，v[3]固定为0。这样可以把s*v的运算分解为一些移位操作和一个4输入加法操作，避 免了乘法操作。进一步结合本实用新型的实际应用来看，如图2所示本装置能够利用ν取值的特 性，把s*v的运算转化为3种移位操作，4个与门操作和一个4输入加法操作，避免了乘法操 作，简化了电路。再结合图3来看，针对ρ兴191的情形，本装置中的最小质数不等于191时的运算 模块5能够将取模运算转化为2次移位操作，6个减法操作和6个选择操作。这样能够有效 避免实际工作中出现除法操作，简化了电路。同时在一个时钟周期内就可以完成，保证了实 时性。再结合图4来看，针对ρ = 191时，本装置同样能通过最小质数等于191时的运算模 块6，将取模运算转化为3次移位操作，7个减法操作，1个加法操作和6个选择操作，亦避免 了除法操作也保证了实时性。通过上述的文字表述并结合附图可以看出，采用本实用新型后，通过特有装置的 配合，可以利用很少的硬件资源来完成乘法和取模的运算，同时也能保证在一个时钟周期 内就能完成一个基序列元素的计算，满足了实时性。
权利要求用于交织器行内置换的基序列处理装置，其特征在于包括有乘积运算模块，乘积运算模块的输入端设有原根数据录入口，乘积运算模块的输出端设有两组通路，其分别连接有两组最小质数运算模块；所述两组最小质数运算模块上均设有最小质数数据录入口；所述两组最小质数运算模块的输出端均连入选择器模块的输入端；所述选择器模块的输出端连入乘积运算模块的输入端。
2.根据权利要求1所述的用于交织器行内置换的基序列处理装置，其特征在于所述 的两组最小质数运算模块分别为，最小质数不等于191时的运算模块，以及最小质数等于 191时的运算模块。
专利摘要本实用新型涉及一种用于交织器行内置换的基序列处理装置，包括有乘积运算模块，乘积运算模块的输入端设有原根数据录入口，乘积运算模块的输出端设有两组通路，其分别连接有两组最小质数运算模块；所述两组最小质数运算模块上均设有最小质数数据录入口；所述两组最小质数运算模块的输出端均连入选择器模块的输入端；所述选择器模块的输出端连入乘积运算模块的输入端。因通过乘积运算模块来配合两组最小质数运算模块进行运算，并通过选择器进行数据选择。由此，可以利用很少的硬件资源来完成乘法和取模的运算，同时也能保证在一个时钟周期内就能完成一个基序列元素的计算，满足了实时性。
文档编号H03M13/27GK201629733SQ20102000362
公开日2010年11月10日 申请日期2010年1月12日 优先权日2010年1月12日
发明者叶远, 方明, 曾衡东, 朱志明 申请人:傲世通科技(苏州)有限公司