一种针对失调消除电路的集成电路布局方法

文档序号:7518750阅读:308来源:国知局
专利名称:一种针对失调消除电路的集成电路布局方法
技术领域
本发明涉及集成电路布局方法,尤其涉及针对失调消除电路布局。
背景技术
在模拟电路设计过程中,经常会遇到“直流失调”的问题。直流失调或者是由系统 所引起,如无线接收机中,射频信号经过下变频后会包含有直流失调成分;或者是由器件制 造工艺中的不匹配问题而引起,如采用平面工艺实现的集成全差分运算放大器的输入器件 不匹配,会引入失调电压。不管由于何种原因,“直流失调”是非理想效应,是系统和电路设计者所不期望看 到的现象,因为直流失调很有可能会破坏有用信号,占用过多功率从而影响系统效率。但是,直流失调在电路中的出现往往是不可避免的,因而电路设计者发明出各种 电路来消除直流失调,这类电路被称为失调消除电路。失调消除电路可以分为两大类型,一类是,若系统设计中存在空闲时间(如通信 系统中,发送两个帧之间的时间间隔),则可以利用这一时间,通过一定时序将失调电压存 储在电容上,在系统正常工作时,存储在电容上的失调电压会与系统失调相抵消,从而消除 失调;另一类是,若系统连续工作,往往会采用级间隔直电容或者直流反馈环路(servo)来 实现失调消除,其基本思想是让信号通过高通滤波器,把直流信号当做低频信号过滤掉。第二种类型与第一种类型相比,具有电路结构简单,失调消除比较彻底等优点。但 是其缺点在于,为了得到很低的高通截止频率,需要很大的电容及电阻值,这要占用很大的 面积,从而增加了成本,甚至很难被集成。目前,通常采用第二种类型的失调消除电路(隔直电容或直流反馈回路)来消除 直流失调,图1是现有技术中采用隔直电容来消除直流失调的电路结构示意图,图2是现有 技术中采用直流反馈环路来消除直流失调的电路结构示意图。图1中,隔直电容C、偏置电阻R组成了一个一阶高通滤波器,其截止频率为1/ (2 π RC)。前一级电路输出包含直流失调的正弦波信号(al点信号),经过一阶高通滤波器 后消除了该直流失调,只保留了正弦波信号(bl点信号)。图2中,具有直流失调的信号从a2点输入,经过主电路后,有用信号和直流失调部 分同时被主电路处理并输出。该输出信号经过反馈环路后,有用信号被滤掉,剩下直流失调 的部分(即b2点信号)。然后a2点信号与b2点信号在主电路之前进行相减运算,结果得 到有用信号,该有用信号再经过主电路后到达c2点,此时已滤除了直流失调。图2中,假设主电路传输函数为A(S),那么从a2点到c2点的传输函数为
TT,、 AO) ”、sRC H(s)ac =--=力0)-i + A(5)1^+ 1
A(s)sRC( ι )从公式(1)可以看出,直流反馈环路的存在相当于主电路与一个高通滤波器的叠 力口,且该高通滤波器的截止频率为1/(2 π RC)。
由此可见,以上所述图1、图2电路均是采用高通滤波器来消除直流失调。然而,高 通滤波有一个缺点是,它不仅会消除直流失调,同时也会消除一定的低频信号,且频率小于 1/(2 π RC)的信号在一定程度上都会有所衰减。然而,很多时候低频信号是有用的,比如在某些无线接收机系统中,下变频以后, 在低频附近往往也会有信号编码,这部分低频信号是不期望被滤掉的。因此,此种情况下, 高通滤波器的截止频率必须要尽可能的低,一般情况下要低于ΙΚΗζ。
对于失调消除电路本身而言,截止频率越低越好,最好是能够将直流消除掉,除此 之外其他频率信号全部通过。但是无限小的截止频率就意味着无限大的电容和电阻面积, 以及无限高的成本。假设需要IKHz的截止频率,那么电容的取值大约为几十pF (皮法),电阻的取值大 约为几ΜΩ (兆欧姆)。一般的集成电路生产代工厂所能提供的器件参数是:MIM(金属-绝 缘层-金属)电容密度为每微平方米1皮法(lpF/Um2),Poly(多晶硅)电阻为每方块电阻 值300欧姆(300Ω/0)。对于此种密度的电阻电容,即使是一个很精心的布局也需要占用 320X320um2面积。如果要求截止频率更低,则所占用面积更大。占用面积大而导致成本高 是失调消除电路的最大缺点。

发明内容
本发明提供了一种能解决以上问题的针对失调消除电路的集成电路布局方法,本 发明方法能够减小电路占用面积,从而达到节约成本的目的。在第一方面,本发明提供了一种集成电路布局方法。该方法首先在电容下方放置 金属,并对该电容做后仿真实验,以获得该电容的单位面积电容值;以及将电阻设计成宽度 为光刻机可实现电阻的最小宽度,并对该电阻做后仿真实验,以获得该电阻的方块电阻值。 然后根据用户所需截止频率,以及根据步骤a所获得的单位面积电容值、方块电阻值,计算 得到电容的最小占用面积、电阻的最小占用面积。最后根据该电容最小占用面积来布置电 容,并在该电容下方放置若干层金属,并且在最底层金属的正下方布置电阻,且该电阻宽度 为光刻机可实现电阻的最小宽度;其中,该电容占用面积与该电阻占用面积相等。在第二方面,本发明提供了一种集成电路。该电路包括电容和电阻,且该电容下方 放置了若干层金属,并在最底层金属下方放置了电阻,且该电容占用面积与该电阻占用面 积相等。其中,该电阻的宽度为光刻机可实现电阻的最小宽度,该电阻的间距为最小电阻间 距。本发明在不改变集成电路原理图以及不增加昂贵掩模板前提下,通过将电容下方 放置若干层金属并在金属下方放置电阻的方式,来减小集成电路占用面积,使电路占用面 积最小化,进而降低成本。


下面将参照附图对本发明的具体实施方案进行更详细的说明,在附图中图1是现有技术中采用隔直电容来消除直流失调的电路结构示意图;图2是现有技术中采用直流反馈环路来消除直流失调的电路结构示意图;图3是现有MIM电容的剖面图4是本发明一个实施例的MIM加MOM电容的剖面图;图5是现有Poly电阻的俯视图; 图6是本发明一个实施例的Poly电阻宽度变窄后的俯视图;图7是本发明一个实施例的针对失调消除电路的集成电路布局方法流程图;图8是本发明一个实施例的电阻和电容布局示意图。
具体实施例方式本发明的失调消除电路使用的都是普通电子器件,而本发明仅是在集成电路布局 上进行改进,将比较大的电阻和电容布置在很小面积之上,从而降低成本。现阶段,代工厂提供的器件工艺规格可分为两类,一类是尺寸的限制,如最小多晶 硅(Poly)电阻宽度为0. 18um,最小电容为4um(电容是长宽相等的正方形),再小的尺寸是 光刻机所不能够实现的。另一类是精度的限制,如为了保证Poly电阻的精度,其最小宽度 应当为Ium ;又如为了保证MIM电容的精度,有MIM电容的版图之内不允许放置其他任何器 件。然而,在失调消除电路中,只是需要高通滤波器的截止频率足够低即可,而不要求 具有精确的高通截止频率。由公式f = 1/(2jiRC)可知,高通截止频率f越小,所需要的电 阻R、电容C越大。在集成电路版图中,电阻、电容值越大,所占用面积越大。本发明就是在 保证电阻、电容值足够大情况下,最大化地降低电容、电阻所占用面积,以节省成本。下面以宽度为0. 18um,l层多晶硅,6层金属的混合工艺为例,对电容和电阻的布 局进行阐述。图3是现有MIM电容的剖面图。图3中,MIM(金属-绝缘介质-金属)电容密度 为IfF/um2,且该MIM电容包括金属6 (Metal6)、掩模板(CTM5)、金属5 (Metal5)。为保证MIM 电容精度,现有技术不允许在该MIM电容下方放置任何器件。如图3所示,该MIM电容下方 虚线位置处,不允许放置器件。由于在失调消除电路中,不需要考虑高通截止频率的精度,因此本实施例在该MIM 电容下方放置若干层金属,如图4所示。图4是本发明一个实施例的MIM加MOM电容的剖面图。图4是在图3基础上,在 该MIM电容下方放置了 4层金属,分别为金属4 (MetaH)、金属3 (Metal3)、金属2 (Metal2)、 金属1 (Metall),从而在该金属I(Metall)与该金属5 (Metal5)之间形成了四个金属-氧 化层-金属(MOM)电容,即形成了四个MOM电容。其中,该金属5(Metal5)是该MIM电 容的最下层金属。并且将该MIM电容与该四个MOM电容并联,即将该金属6(Metal6)、金 属4(Metal4)、金属2(Metal2)与该电容正极端(ρ端)相连,将该金属5 (Metal5)、金属 3 (Metal3)、金属I(Metall)与该电容负极端(η端)相连,从而得到的该MIM加MOM电容。 通过仿真实验可知,本实施例的该MIM加MOM电容约为一个MIM电容的1. 35倍,也就是说, 单位面积电容提高了 35%。图5是现有Poly电阻的俯视图。Poly电阻的方块电阻值通常为300 Ω / 口 (300 欧姆每方块),该方块电阻是指电阻长宽比为1时的电阻值。为了保证精度,Poly电阻最小 宽度为lum,电阻间距为0. 25um,则此时单位面积的最大电阻为240 Ω/um2 (具体计算方法 将在下文中得到阐述)。
由于在失调消除电路中,不需要考虑高通截止频率的精度,因此本实施例中电阻 采用宽度为0. 18um的电阻,该宽度为0. 18um的电阻是光刻机可实现的最小宽度电阻,参加 图6。图6是本发明一个实施例的Po Iy电阻宽度变窄后的俯视图。图6中,该Poly电阻宽度为0. 18um,间距为0. 25um。由于单位面积电阻的计算公 式为
权利要求
1.一种集成电路布局方法,其特征在于,包括步骤a,在电容下方放置金属,并对该电容做后仿真实验,以获得该电容的单位面积电 容值;以及将电阻设计成宽度为光刻机可实现电阻的最小宽度,并对该电阻做后仿真实验, 以获得该电阻的方块电阻值;步骤b,根据用户所需截止频率,以及根据步骤a所获得的单位面积电容值、方块电阻 值,计算得到电容的最小占用面积、电阻的最小占用面积;步骤c,根据该电容最小占用面积来布置电容,并在该电容下方放置若干层金属,并且 在最底层金属的正下方布置电阻,且该电阻宽度为光刻机可实现电阻的最小宽度;其中,该 电容占用面积与该电阻占用面积相等。
2.如权利要求1所述的一种集成电路布局方法,其特征在于,所述电容下方放置金属 的层数以及所述光刻机可实现电阻的最小宽度,均由代工厂所提供资料来获得。
3.如权利要求1所述的一种集成电路布局方法,其特征在于,所述电容最小占用面积 与该电阻最小占用面积之和为,
4.如权利要求3所述的一种集成电路布局方法,其特征在于,所述dmin为0.18um,所 述 Lmin 为 0. 25um。
5.如权利要求1所述的一种集成电路布局方法,其特征在于,在所述步骤c之后包括, 对所述电容下方放置金属且金属下方放置电阻的该集成电路,做后仿真实验,以判定该电 路的截止频率与用户所需滤波器截止频率的大小关系。
6.如权利要求5所述的一种集成电路布局方法,其特征在于,当所述后仿真所得到的 截止频率与用户所需截止频率之差超过一定阈值时,重复执行所述步骤a、步骤b、步骤c, 直到两者之差低于该阈值。
7.如权利要求1所述的一种集成电路布局方法,其特征在于,所述电容为MIM电容,所 述电阻为Poly电阻。
8.如权利要求1所述的一种集成电路布局方法,其特征在于,该集成电路为失调消除 电路,且所述截止频率为该失调消除电路的高通截止频率。
9.一种集成电路,其特征在于,包括电容和电阻;该电容下方放置了若干层金属,并在最底层金属下方放置了电阻,且该电容占用面积 与该电阻占用面积相等;其中,该电阻的宽度为光刻机可实现电阻的最小宽度,该电阻的间距为最小电阻间距。
10.如权利要求9所述的一种集成电路,其特征在于,所述电容占用面积与电阻占用面 积之和为,其中,Sc+Sr是电容最小占用面积与该电阻最小占用面积之和,Lmin是电阻最小间距, dmi η是电阻最小宽度,fx是用户所需截止频率,Kc为后仿真实验所获得的单位面积电容, Kr是后仿真实验所获得的方块电阻值。
全文摘要
本发明涉及一种针对失调消除电路的集成电路布局方法。本发明首先在电容下方放置金属,并对该电容做后仿真实验,以获得该电容的单位面积电容值;以及将电阻设计成宽度为光刻机可实现电阻的最小宽度,并对该电阻做后仿真实验,以获得该电阻的方块电阻值。然后根据用户所需截止频率,以及根据该单位面积电容值、方块电阻值,计算得到电容的最小占用面积、电阻的最小占用面积。最后根据该电容最小占用面积来布置电容,并在该电容下方放置若干层金属,并且在最底层金属的正下方布置电阻,且该电阻宽度为光刻机可实现电阻的最小宽度。本发明大大减小了集成电路占用面积,降低了成本,能够广泛应用于失调消除电路等需要大电容值、大电阻值的电路中。
文档编号H03F3/45GK102064795SQ20101060260
公开日2011年5月18日 申请日期2010年12月23日 优先权日2010年12月23日
发明者吕达文 申请人:北京海尔集成电路设计有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1