专利名称：频率转换的利记博彩app
技术领域：
本发明涉及采用有源吉尔伯特(Gilbert)混频器的低噪声频率转换，具体地涉及 用于执行这种频率转换的电路。
背景技术：
集成的有源吉尔伯特混频器典型地需要混频器输出端处的DC偏置电流源。DC偏 置电流源还连接至IF放大器输入端，并且形成低频噪声的重要来源，使得所接收的信号的 信噪比(SNR)劣化。图1中示出了形成混频器电路100的一部分的有源吉尔伯特混频器102的实例。 混频器电路100包括与吉尔伯特混频器102相连接的电压至电流转换器101。电压至电流 转换器101包括其源极连接在电阻器Rss两端并且经由相应的电流源104a、104b连接至电 压电源线Vss的一对NMOS晶体管103a、103b，各自通过晶体管103a、103b提供偏置电流Is。 晶体管103a、103b的栅极连接至RF差分输入信号的两个二分之一信号，即RF+、RF-,并且 漏极连接至吉尔伯特混频器102。吉尔伯特混频器102包括两对NMOS晶体管105a、105b&106a、106b,每一对具有连 接至电压至电流转换器101中的相应的晶体管103a、103b的漏极的公共源极。成对的晶体 管105a、105b&106a、106b的栅极连接至差分输入信号的两个二分之一信号L0+、L0-，其中 连接至输入信号的每一个二分之一信号L0+、LO-的栅极还连接在一起。LO信号可以是通 过耦合电容器施加到混频器102的L0+、LO-端子的高频信号。晶体管105a、105b、106a、106b的漏极连接为提供差分中频输出IF+、IF-。谐波抑制混频器可以采用并联连接的多个硬切换有源吉尔伯特混频器，以近似正 弦有效混频波形。谐波抑制混频器有利地用于宽带无线电收发机中，如软件无线电[3]。减 少的谐波响应允许省去RF滤波，因而允许更好的集成。所谓的混频DAC包括单元混频器的 可编程阵列，构成了谐波抑制混频器[4]的灵活且可编程实现。图2示出了谐波抑制混频 器200的一个实例。图2中的混频器是10比特混频DAC的实例，该10比特混频DAC使用5比特温度 计部分201以及5比特二进制部分202，结果总共36个混频器单元。构成温度计单元201 的混频器203^具有相等的权重，而构成二进制部分202的混频器单元20332_36分别具有输 入RF信号的1/2、1/4、1/8、1/16和1/32的权重。来自混频器单元203^中的每一个的输 出信号连接至总和放大器204，通过放大器204提供输出信号IFout。图3示出了从这种混 频器产生的一个示例性的有效混频波形301，该波形是对正弦信号的高度量化近似。与无源切换混频器相比，有源吉尔伯特混频器在(Ι/f)噪声和互调制方面容易具 有某种程度的不良性能。有源混频器级典型地包括电压至电流转换器101 (还已知为跨导放大器)以及吉 尔伯特混频器102，如图1所示。由于电压至电流转换器101和混频器102堆叠，这些模块 可以共用由两个电流源104a、104b确定的相同的DC偏置2XIs。采用电阻器，或者更优选地，采用跨阻放大器(trans-impedance amplifier) 401，混频器IF输出电流可以转换为输 出电压，其实例如图4中的混频器400所示，包含图1中的电压至电流转换器101和吉尔伯 特混频器102。电压至电流转换器101可能需要在比吉尔伯特混频器102更高的DC偏置电 流下工作。这可以实现如下借助于连接在电源VDD和电压至电流转换器晶体管的漏极之 间的两个可选的附加电流源403a、403b提供附加的DC偏置电流。跨阻放大器401包括差 分运算放大器403，在每一条输入和输出线之间连接有反馈电阻器Rfb和电容器Cfb。 跨阻放大器提供了低输入阻抗，从而减少了混频器输出端处的电压摆动，并且有 益于改进的信号处理。由于尺寸和提供集成电感器的相应成本，不优选的是采用调整为IF 频率以将混频器输出电流转换成输出电压的并联谐振LC谐振器。为了防止抑制IF信号以 及为了防止跨阻放大器401的噪声升高，电流源402a、402b在IF输出端子IF+和IF-处所 提供的DC偏置应当在IF频率处具有高阻抗。成对的电流源402a、402b提供电流ID，优选地与共模控制环相结合地工作，如图5 中的电路500所示。可以考虑不同的方式来实现DC偏置电流，其中之一是借助于一对退化 的(degenerated)PMOS晶体管601a、601b，如图6中的电路600所示。DC偏置电流ID在IF频率处所产生的噪声将直接进入IF放大器401，从而影响下 转换RF信号IF。ut的信噪比。对于10比特混频DAC，发现电流源ID所产生的噪声恶化高 至难以接受。对于17dB的混频器IF放大器总电压转换增益和21. 4dB的单边带噪声指数 (50 Ω的源)，最大0. 4dB的噪声贡献要求4. 2pA/ V Hz或更佳的(差分)DC电流源噪声密 度。在产生4mA的DC电流的同时，上述噪声上限(noise ceiling)应用于DC电流源， 正如构成图2所示的10比特混频DAC的36个混频器单元所要求的那样。4. 2pA/ V Hz的 噪声密度等于在2Χ470Ω电阻器中产生的噪声电流。较低的噪声要求较大的电阻器，而承 载4mA的470 Ω的电阻器已经产生1. 88V的DC电压降。如图6所示的PMOS晶体管601a、 601b的存在将增加附加的热和Ι/f噪声，同时进一步减小了退化电阻器602a、602b可用的 DC余量(headroom)。尽管采用大面积晶体管和电阻器，如图7中的迹线701所示的这种实 现的模拟噪声远远超过了如线702所示的IMHz处的期望噪声要求。占据合理的0. 7V DC余 量，在迹线701的平坦部分(大约IOMHz以上)中噪声总计为16. 2pA/ V Hz，在f = IMHz 处为 21. 2pA/ V Hz。因此，需要具有未占据相当的电压余量并且仍然不向输出增加大量噪声的DC负 载部分的吉尔伯特单元混频器。IF偏置电路600 (图6)的直接流入IF放大器401 (图5)中的噪声明显区别于混 频器100的RF部分101中的偏置电流源104a、104b (图1)所产生的IF频率处的噪声。在 电流Is中产生的IF噪声通过混频过程本身的吉尔伯特混频器102的变换(commutation) 衰减。假定具有精确的50%占空比和比IF频率高得多的开关频率的低频波形，如果没 有某些电路失配，则该衰减是无限的。然而，实际上，Is所贡献的噪声与偏置电流源Id所产 生的噪声相比可以忽略。通过应用变换可以减轻对偏置电流源Id的噪声要求，如参考文件 [1]所讨论的那样。变换在衰减低频噪声方面是有效的，但是如果以与混频频率不同的频率 来应用，则具有可能引入不希望的假信号的缺点。
发明内容
本发明 的目的是解决上述问题中的一个或更多个。根据本发明，提供一种频率转换电路，该频率转换电路配置为将第一频率处的第 一输入信号与第二频率处的第二输入信号混频，以提供输出中频信号，该电路包括第一和第二混频模块，每一个混频模块包括配置为接收第一输入信号并连接至吉 尔伯特混频器的电压至电流转换器，该吉尔伯特混频器配置为接收第二输入信号；中频输出电路，具有连接为从每一个吉尔伯特混频器的输出端接收中频电流信号 的输入端，以及配置为提供输出中频电压信号的输出端，其中第一和第二混频模块包括彼此互补的晶体管。也即，第一混频模块的晶体管 的极性与第二混频模块的晶体管互补(或相反)。中频输出电路可以是中频放大器，或者替代地可以包括电阻器网络。每一个混频模块的电压至电流转换器和吉尔伯特混频器优选地配置为共用公共 DC偏置电流。这减小了电路的噪声贡献。每一个电压至电流转换器的输入端优选地AC耦合至第一输入信号，使得能够对 第一和第二电压至电流转换器的DC偏置进行优化。晶体管优选地是PMOS类型和NMOS类型的CMOS晶体管，虽然可以想象使用双极结 晶体管的实现。通过引入互补的N型和P型有源吉尔伯特混频器，可以避免上述的与DC偏 置电流源有关的问题。因此，所提出的混频器结构具有好得多的噪声性能，并且例如可以有 利地用作谐波抑制混频器中的构建模块。每一个混频模块中的吉尔伯特混频器可以包括两对晶体管，每一对中的第一晶体 管的栅极配置为接收第二输入信号的正二分之一信号，每一对中的第二晶体管的栅极配置 为接收第二输入信号的负二分之一信号，每一对中的第一晶体管和第二晶体管的栅极彼此 相连接，每一对的源极彼此相连接并连接至电压至电流转换器的相应输出端，每一对的漏 极连接至中频输出电路。每一个混频模块的电压至电流转换器可以包括一对晶体管，该对晶体管各自具有 连接至相连接的吉尔伯特混频器的成对晶体管之一的漏极、配置为接收第一输入频率信号 的二分之一信号的栅极、以及经由电流源连接至电压电源线的源极，该对晶体管的源极连 接跨越电阻器连接在一起。频率转换电路的优选应用是在谐波抑制混频器中，谐波抑制混频器包括频率转换 电路的多个第一和第二混频模块，其中混频模块的每一个互补对配置为接收第一输入信号 的一部分，并且中频输出电路是总和放大器，该总和放大器配置为从混频模块的每一个互 补对接收输出并提供输出中频信号，该输出中频信号表示来自成对的混频模块的中频信号 的总和。
在下文中以示例的方式及参照附图进一步详细地描述本发明，其中图1是具有NMOS晶体管的有源混频器的电路图；图2是包括多个图1中的有源混频器单元的10比特DAC的电路图；图3是采用图2所示类型的10比特混频DAC可实现的有效混频波形图4 是具有DC偏置电流源和IF放大器的单个有源混频器的电路图；图5是具有受控DC偏置和IF放大器的单个有源混频器的电路图；图6是按照CM0S065实现的一对PMOS电流源的示例性实施例的电路图，每一个 PMOS输送大约4mA的DC电流；图7是通过根据图6的电路产生的差分电流噪声图；图8是具有IF放大器的互补有源混频器的电路图；图9是具有IF总和放大器的互补10比特混频DAC的电路图；以及图10是LO+和LO-的一对图示(左侧)，以及在VSSP和VSSN上获得的信号摆动 (右侧)。
具体实施例方式提出了一种新的混频器拓扑，该混频器拓扑解决了 IF偏置电流源产生的信噪劣 化的问题，该混频器的一个示例性实施例是图8所示的混频器电路800。在电路800中，两 个互补混频器801a、801b各自贡献IF输出信号的二分之一信号IF+、IF-,而其DC偏置电 流被重用。共模控制环(未示出)可以应用于维持PMOS混频器部分801a和NMOS混频器 部分801b的DC电流的正确平衡。PMOS和NMOS混频器部分801a、801b的RF输入端子优选 地AC耦合。该配置不需要DC偏置电流源直接连接至IF放大器，因而减少或消除了与这种 DC偏置电流源有关的噪声。在采用两对互补电流源时，向电压至电流转换器中施加可选的附加DC偏置电流 (如图4所示)也是可行的。在说明存在附加的电流源时，吉尔伯特混频器803a、803b的 输出端处的DC偏置电流可以平衡，而不必是流经互补的电压至电流转换器802a、802b的电 流。在一些实施例中，电压至电流转换器802a、802b和吉尔伯特混频器803a、803b没有工 作于相同的DC偏置电流处，并且ρ型和η型电压至电流转换器802a、802b的DC偏置电流 可能需要不同地选择。图8所示的互补拓扑的可能缺点是所需的电源电压的升高，以便为P型吉尔伯特 混频器803a和电压至电流转换器802a提供余量。然而，所需的余量仅仅比DC偏置电流源 所需的余量稍大，并且互补器件之间的DC偏置电流的重用获得了总体改进的功率效率。对于多比特混频DAC，多个PMOS和NMOS吉尔伯特混频器可以DC连接至相同的信 号对LO+和L0-，如图9中所示的示例性混频DAC电路900所示的那样。混频模块901a、 901b的输出连接至总和IF放大器904以提供输出信号IF。ut。在用作混频DAC的一部分时，有源吉尔伯特混频器的关键特性是定时精度。在施 加至混频器之前，利用锁存器通过主时钟对LO信号重定时。定时精度定义为时钟状态转变 到达与获得的混频器输出状态转变之间的延迟。定时失配影响产生的混频波形的谱纯度， 该产生的混频波形包括大量的这种状态转变。通过锁存器和混频器单元的传输延迟中的变 化以及通过与电路参数(如晶体管阈值电压和晶体管增益)相关的RC时间常数来确定定 时精度。在PMOS晶体管的尺寸优选地选择为NMOS晶体管的尺寸的大致两倍以补偿N型和 P型半导体材料的迁移率差异时，使用互补的PMOS和NMOS混频器提高LO端子电容50%， 其中每一个混频器提供原始信号电流的二分之一。尽管存在着负载电容的50%提高并且 LO驱动阻抗没有变化，失配分析显示出近似保持相同的定时失配，可能是由于对于8个器件而不是4个器件进行统计平均。图10示出了 LO+和LO-(信号迹线1001、1002)的模拟结果以及在VSSP和VSSN(信号迹线1003、1004)上获得的信号摆动。LO摆动是2X0.65Vp(0. 75V至1.4V)。在输出端， 混频器连接至IF放大器，具有1. IV的共模DC电平。希望其他实施例包含在所附权利要求所限定的本发明的范围内。参考文件1. US2009029668 :Low flicker noise active mixer and method thereof。2. US2005164671 :Reducing active mixer flicker noise。3. Z. Ru 等人，"A Software-Defined Radio Receiver ArchitectureRobust to 0ut-of-Band Interference，，, 2009 ISSCC.4. A. Maxim 等入，“A DDFS Driven Mixing-DAC with Image andHarmonic Rejection Capabilities", Solid-State Circuits Conference,2008. ISSCC 2008. Digest of Technical Papers. IEEE International,3-7 Feb. 2008, pp 372-62权利要求
1.一种频率转换电路(800)，该频率转换电路(800)配置为将第一频率处的第一输 入信号(RF+、RF-)与第二频率处的第二输入信号(LO+、LO-)混频，以提供输出中频信号 (IF。ut)，该电路(800)包括第一和第二混频模块(801a、801b)，每一个混频模块包括配置为接收第一输入信号 (RF+,RF-)并连接至吉尔伯特混频器(803a、803b)的电压至电流转换器(802a、802b)，该吉 尔伯特混频器配置为接收第二输入信号(L0+、L0_)；中频输出电路(804)，具有连接为从每一个吉尔伯特混频器(803a、803b)的输出端接 收中频电流信号(IF+、IF-)的输入端，以及配置为提供输出中频电压信号(IF。ut)的输出 端，其中第一和第二混频模块包括彼此互补的晶体管。
2.根据权利要求1所述的电路，其中所述中频输出电路是中频放大器。
3.根据权利要求1或2所述的电路，其中第一和第二混频模块中的吉尔伯特混频器配 置为共用公共DC偏置电流。
4.根据权利要求3所述的电路，其中第一和第二混频模块的电压至电流转换器配置为 共用公共DC偏置电流。
5.根据前述权利要求任一项所述的电路，其中每一个吉尔伯特混频器的输入端AC耦 合至第一输入信号。
6.根据前述权利要求任一项所述的电路，其中所述晶体管是PMOS型和NMOS型的CMOS晶体管。
7.根据权利要求6所述的电路，其中每一个混频模块中的吉尔伯特混频器包括两对晶 体管，每一对中的第一晶体管的栅极配置为接收第二输入信号的正二分之一信号(L0+)，每 一对中的第二晶体管的栅极配置为接收第二输入信号的负二分之一信号(L0-)，每一对中 的第一晶体管和第二晶体管的栅极彼此相连接，每一对的源极彼此相连接并连接至电压至 电流转换器的相应输出端，每一对的漏极连接至中频输出电路。
8.根据权利要求7所述的电路，其中每一个混频模块的吉尔伯特混频器中的每一对晶 体管中的第一晶体管和第二晶体管的栅极彼此DC耦合。
9.根据权利要求7或8所述的电路，其中每一个混频模块的电压至电流转换器包括 一对晶体管，该对晶体管各自具有连接至相连接的吉尔伯特混频器的成对晶体管之一的漏 极、配置为接收第一输入频率信号(RF+、RF_)的二分之一信号的栅极、以及经由电流源连 接至电压电源线的源极，该对晶体管的源极连接跨越电阻器连接在一起。
10.一种谐波抑制混频器，包括前述权利要求中任一项所述的电路，所述混频器包括 多个所述第一和第二混频模块，混频模块的每一个互补对配置为接收第一输入信号的一部 分，中频输出电路是总和放大器，该总和放大器配置为从混频模块的每一个互补对接收输 出并提供输出中频信号，该输出中频信号表示来自成对的混频模块的中频信号的总和。
全文摘要
一种频率转换电路(800)，该频率转换电路(800)配置为将第一频率处的第一输入信号(RF+、RF-)与第二频率处的第二输入信号(LO+、LO-)混频，以提供输出中频信号(IFout)，该电路(800)包括第一和第二混频模块(801a、801b)，每一个混频模块包括配置为接收第一输入信号(RF+、RF-)并连接至吉尔伯特混频器(803a、803b)的电压至电流转换器(802a、802b)，该吉尔伯特混频器配置为接收第二输入信号(LO+、LO-)；中频输出电路(804)，具有连接为从每一个吉尔伯特混频器(803a、803b)的输出端接收中频电流信号(IF+、IF-)的输入端，以及配置为提供输出中频电压信号(IFout)的输出端，其中第一和第二混频模块包括彼此互补的晶体管。
文档编号H03D7/00GK102035474SQ201010294370
公开日2011年4月27日 申请日期2010年9月21日 优先权日2009年9月23日
发明者约翰内斯·胡伯图斯·安托尼奥斯·布雷克尔曼斯, 赫尔本·威廉·德琼 申请人:Nxp股份有限公司