专利名称：一种自举控制电路及包含该自举控制电路的开关电源的利记博彩app
技术领域：
本发明主要涉及电路领域，特别涉及自举控制电路及包含该自举控制电路的开关 电源。
背景技术：
开关电源因为具有高的电源转换效率而被大量使用，由于NMOS管的导通电阻小， 效率高，常被用做开关管。NMOS开关管的导通条件是栅极电压比源极电压高，必须用比 NMOS开关管源端电压高的电压来驱动NMOS管的导通与关断，所以需要自举电容以及自举 控制电路。常采用的是二极管和电容构成自举电路。二极管P端接VCC的电压源，N端连 接电容的一端，电容的另一端连接NMOS开关管的源端。二极管的N端电压始终保持比NMOS 开关管的源端高VCC的电压，作为NMOS开关管的驱动电路的电源，控制NMOS开关管的导通 与关断。由于自举的原因，二极管采用高压二极管。高压PN结二极管正向导通压降大，导 致损耗太大。高压肖特基二极管正向导通压降小，但是存在高温漏电的问题。
发明内容
本发明的目的在于克服现有技术的不足，提供一种自举控制电路及包含该自举控 制电路的开关电源，其正向导通压差小，导通电阻小，开关电源的效率高，可靠性和安全性 好。为达到上述目的，本发明采用如下技术方案一种自举控制电路，用于开关电源中自举电容的时序逻辑控制，包括时序逻辑驱 动产生电路，高压PMOS管和自举驱动电路；所述的时序逻辑驱动产生电路，利用开关电源 中数字调制电路生成的调制信号，产生高压PMOS管的输入信号和自举驱动电路的输入信 号；所述的高压PMOS管，利用时序逻辑驱动产生电路产生的输出信号，控制高压PMOS管的 导通与关断，输出为高压PMOS管的源端电压信号，作为自举驱动电路的输入信号；所述的 自举驱动电路，利用时序逻辑驱动产生电路的输出信号，利用NMOS开关管的源端信号和高 压PMOS管的输出信号即自举电容的两端电压，控制NMOS开关管的导通与关断，使开关电源 正常工作。优选地，所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调 制信号，经过死区时间控制产生第一逻辑信号和第二逻辑信号，第一逻辑信号作为自举驱 动电路的输入信号，第二逻辑信号经过触发式电平转移电路，得到第三逻辑信号，作为高压 PMOS管的输入信号。优选地，所述的高压PMOS管，内部电压源提供高压PMOS管的电源，连接高压PMOS 管的漏端，利用时序逻辑驱动产生电路输出信号，连接高压PMOS管的栅极，高压PMOS管的 衬底端连接高压PMOS管的源端，高压PMOS管的源端作为高压PMOS管的输出端，作为自举 驱动电路的输入信号。
优选地，所述的自举驱动电路，将时序逻辑驱动产生电路的输出信号，经过触发式 电平转移电路，NMOS开关管的源端连接自举电容的一端，高压PMOS管的输出信号连接自举 电容的另一端，NMOS开关管的源端信号作为相对低电压，高压PMOS管的输出信号作为相对 高电压，控制NMOS开关管的导通与关断，使开关电源正常工作所述的死区时间控制是利用开关电源中数字调制电路生成的调制信号产生的同 相不交迭的第一逻辑信号和第二逻辑信号，当开关电源中数字调制电路生成的调制信号是 由低电平转换高电平时，则第二逻辑信号经过延迟先变成高电平，接着经过延迟第一逻辑 信号变为高电平，当开关电源中数字调制电路生成的调制信号是由高电平转换低电平时， 则第一逻辑信号经过延迟先变成低电平，接着经过延迟第二逻辑信号变为高电平。 优选地，所述的触发式电平转移电路，包括窄脉冲产生电路和电平转移电路，所述 的窄脉冲产生电路，对输入信号进行上升沿和下降沿进行边沿检测，输出信号为上升沿和 下降沿的边沿检测的窄脉冲信号，作为电平转移电路的输入信号，所述的电平转移电路，包 括第一高压NMOS管、第二高压NMOS管、第一 PMOS管、第二 PMOS管、第一高压PN结二极管、 第二高压PN结二极管、第一电阻、第一反相器，第二反相器，第三反相器和第四反相器，所 述的第一高压NMOS管的源端接公共地，栅端连接上升沿的窄脉冲信号，漏端连接第一高压 PN结二极管的N端，第一 PMOS的漏端和栅极，第二高压NMOS的源端接公共地，栅极连接下 降沿的窄脉冲信号，漏端连接第二高压PN结二极管的N端，第二 PMOS管的漏端，第一电阻 的一端和第一反相器的输入端，第一电阻的另一端连接第二反相器的输出端，第一高压PN 结二极管和第二高压PN结二极管的P端连在一起，连接NMOS开关管的源端，第一 PMOS管 和第二 PMOS管的栅端连在一起，源端连在一起，接到高压PMOS管的源端，第一反相器的输 出连接第二反相器的输入，第一反相器和第二反相器的相对高电压端接到高压PMOS管的 源端，第一反相器和第二反相器的相对低电压端连接NMOS开关管的源端，第二反相器的输 出连接第三反相器的输入，第三反相器的输出连接第四反相器的输入，第四反相器的输出 作为触发式电平转移电路的输出信号。本发明同时提供一种开关电源，包括自举控制电路，用于开关电源控制器的自举 电容时序逻辑控制，所述的自举控制电路包括时序逻辑驱动产生电路，高压PMOS管和自举 驱动电路；所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调制信号， 经过时序逻辑驱动产生电路，产生高压PMOS管的输入信号和自举驱动电路的输入信号；所 述的高压PMOS管，利用时序逻辑驱动产生电路产生的输出信号，控制高压PMOS管的导通与 关断，输出为高压PMOS管的源端电压信号，作为自举驱动电路的输入信号；所述的自举驱 动电路，利用时序逻辑驱动产生电路的输出信号，NMOS开关管的源端信号和高压PMOS管的 输出信号，控制NMOS开关管的导通与关断，使开关电源正常工作。优选地，所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调 制信号，经过死区时间控制产生第一逻辑信号和第二逻辑信号，第一逻辑信号作为自举驱 动电路的输入信号，第二逻辑信号经过触发式电平转移电路，得到第三逻辑信号，作为高压 PMOS管的输入信号。优选地，所述的高压PMOS管，内部电压源提供高压PMOS管的电源，连接高压PMOS 管的漏端，利用时序逻辑驱动产生电路输出信号，连接高压PMOS管的栅极，高压PMOS管的 衬底端连接高压PMOS管的源端，高压PMOS管的源端作为高压PMOS管的输出端，作为自举驱动电路的输入信号。优选地，所述的自举驱动电路，将时序逻辑驱动产生电路的输出信号，经过触发式 电平转移电路，NMOS开关管的源端连接电容的一端，高压PMOS管的输出信号连接电容的另 一端，NMOS开关管的源端信号作为相对低电压，高压PMOS管的输出信号作为相对高电压， 控制NMOS开关管的导通与关断，使开关电源正常工作。
优选地，所述的死区时间控制是利用开关电源中数字调制电路生成的调制信号产 生的同相不交迭的第一逻辑信号和第二逻辑信号，当开关电源中数字调制电路生成的调制 信号是由低电平转换高电平时，则第二逻辑信号经过延迟先变成高电平，接着经过延迟第 一逻辑信号变为高电平，当开关电源中数字调制电路生成的调制信号是由高电平转换低电 平时，则第一逻辑信号经过延迟先变成低电平，接着经过延迟第二逻辑信号变为高电平。优选地，所述的触发式电平转移电路，包括窄脉冲产生电路和电平转移电路，所述 的窄脉冲产生电路，对输入信号进行上升沿和下降沿边沿检测，输出信号为上升沿和下降 沿的边沿检测的窄脉冲信号，作为电平转移电路的输入信号，所述的电平转移电路，包括第 一高压NMOS管、第二高压NMOS管、第一 PMOS管、第二 PMOS管、第一高压PN结二极管、第二 高压PN结二极管、第一电阻、第一反相器和第二反相器，所述的第一高压NMOS管的源端接 公共地，栅端连接上升沿的窄脉冲信号，漏端连接第一高压PN结二极管的N端，第一 PMOS 的漏端和栅极，第二高压NMOS的源端接公共地，栅极连接下降沿的窄脉冲信号，漏端连接 第二高压PN结二极管的N端，第二 PMOS管的漏端，第一电阻的一端和第一反相器的输入 端，第一电阻的另一端连接第二反相器的输出端，第一高压PN结二极管和第二高压PN结二 极管的P端连在一起，连接NMOS开关管的源端，第一 PMOS管和第二 PMOS管的栅端连在一 起，源端连在一起，接到高压PMOS管的源端，第一反相器的输出连接第二反相器的输入，第 一反相器和第二反相器的相对高电压端接到高压PMOS管的源端，第一反相器和第二反相 器的相对低电压端连接NMOS开关管的源端，第二反相器的输出连接第三反相器的输入，第 三反相器的输出连接第四反相器的输入，第四反相器的输出作为触发式电平转移电路的输 出信号。本发明所采用的技术方案的优点是本发明利用高压PMOS管及其时序逻辑控制电路代替二极管，高温时正常工作，正 向导通压差小，导通电阻小，且没有漏电的问题，高效可靠安全。以下结合附图对本发明的实施和优点作进一步解释。为了更清楚的说明本发明实施例或现有技术中的技术方案，下面首先对实施例或 现有技术描述中所需使用的附图作简单介绍，下面描述中的附图仅仅是本发明的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获 得其他的附图。
图1为一种自举控制电路的组成结构图；图2为另一种自举控制电路的组成结构图；图3为本发明优选实施例一的一种自举控制电路的组成结构图；图4为本发明优选实施例二的一种自举控制电路的组成结构图5为本发明一种自举控制电路的详细组成结构图；图6为本发明一种自举控制电路中时序逻辑驱动产生电路的组成结构图；图7为本发明一种自举 控制电路中高压PMOS管具体电路图；图8为本发明一种自举控制电路中自举驱动电路的组成结构图；图9为本发明一种自举控制电路中的时序逻辑驱动产生电路和高压PMOS管的时 序图；图10为本发明一种自举控制电路中的自举驱动电路的时序图；图11为本发明一种自举控制电路中的触发式电平转移电路的具体电路图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整 的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本 发明的实施例，本领域普通的技术人员在没有做出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。对发明所涉及的专业术语进行说明MOS :metal oxide semiconductor，金属氧化物半导体；NMOS N-channe 1 metal oxide semiconductor FET，N 沟道金属氧化物半导体场
效应晶体管。PMOS :P-channel metal oxide semiconductor FET, P 沟道金属氧化物半导体场
效应晶体管。为使本发明的目的，技术方案和优点表达的更加清楚明白，下面结合附图及具体 实施例对本发明再做进一步详细的说明。本发明根据开关电源高效，可靠和安全的要求，在常用的开关电源中引入一种自 举控制电路，替代现有的高压PN结二极管或者高压肖特基二极管，利用开关电源中数字调 制电路生成的调制信号，通过时序逻辑控制高压PMOS管，控制自举电容驱动NMOS开关管的 导通与关断。参照图1和图2的组成结构图，对于同步和非同步下的一种自举控制电路，利用开 关电源中数字调制电路生成的调制信号，通过自举电容控制NMOS开关管丽1的导通与关 断。内部电压源VCC接高压二极管Dl的P端，高压二极管Dl的N端连接自举电容CO的一 端BS，自举电容CO的另一端连接高压NMOS开关管丽1的源端SW，利用自举电容CO的BS 端作为驱动NMOS开关管丽2的驱动的高电平，用自举电容CO的SW端作为驱动NMOS开关 管MNl的驱动的低电平。高压二极管Dl可采用高压PN结二极管或者高压肖特基二极管， 高压PN结二极管Dl正向导通压差大，导致损耗太大。高压肖特基二极管正向导通压降小， 但是存在高温反向漏电的问题。参照图3和图4的组成结构图，为本发明优选实施例一和优选实施例二，在同步和 非同步下的自举控制电路组成结构图。如图所示，依据本发明的一种自举控制电路，用于开 关电源中自举电容的时序逻辑控制，包括时序逻辑驱动产生电路110，高压PMOS管MPl和自 举驱动电路200。可同时参照图3、图4和图5，所述的时序逻辑驱动产生电路110，利用开关电源中数字调制电路生成的调制信号，产生高压PMOS管MPl的输入信号和自举驱动电路200的输入信号。所述的高压PMOS管MP1，利用时序逻辑驱动产生电路110产生的输出信号，控制高 压PMOS管MPl的导通与关断，输出为高压PMOS管MPl的源端电压信号，作为自举驱动电路 200的输入信号。所述的自举驱动电路200，利用时序逻辑驱动产生电路200的输出信号， 利用NMOS开关管丽1的源端信号和高压PMOS管MPl的输出信号即自举电容CO的两端电 压，控制NMOS开关管丽1的导通与关断，使开关电源正常工作。参照图6，进一步而言，所述的时序逻辑驱动产生电路110，利用开关电源中数字 调制电路生成的调制信号时，是经过死区时间控制电路310产生第一逻辑信号103和第二 逻辑信号301，第一逻辑信号103作为自举驱动电路200的输入信号，第二逻辑信号301经 过触发式电平转移电路320，得到第三逻辑信号102，作为高压PMOS管MPl的输入信号。继续参照图6，所述的死区时间控制电路310所具有的死区时间控制作用，是利用 开关电源中数字调制电路生成的调制信号101产生的同相不交迭的第一逻辑信号103和第 二逻辑信号301，当开关电源中数字调制电路生成的调制信号101是由低电平转换高电平 时，则第二逻辑信号301经过延迟先变成高电平，接着经过延迟第一逻辑信号103变为高电 平，当开关电源中数字调制电路生成的调制信号101是由高电平转换低电平时，则第一逻 辑信号103经过延迟先变成低电平，接着经过延迟第二逻辑信号301变为高电平。再次参照图6，第二逻辑信号301先经过窄脉冲产生电路321，检测出上升沿和下 降沿，输出301上升沿窄脉冲和301下降沿窄脉冲，经过电平转移电路322，转换成高电压 为高压PMOS管MPl源端电压104，低电压为NMOS开关管MNl的源端电压106。高压PMOS 管MPl的衬底端连接高压PMOS管MPl的源端，存在寄生漏端衬底端高压PN结二极管。当 NMOS开关管丽1关断时，高压PMOS管栅端电压经过一段死区时间转变为低电压106，此时 高压PMOS管打开。当高压PMOS管栅端转变为高电压104，此时高压PMOS管关断，停止对自 举电容CO的充电，经过一段死区时间NMOS开关管丽1打开。参照图7，所述的高压PMOS管MPl，内部电压源VCC提供高压PMOS管MPl的电源， 连接高压PMOS管MPl的漏端，利用时序逻辑驱动产生电路110输出第三逻辑信号102至高 压PMOS管MPl的栅极，高压PMOS管MPl的衬底端连接高压PMOS管MPl的源端，高压PMOS 管MPl的源端104作为高压PMOS管MPl的输出端，为自举驱动电路200输入信号。参照图8，所述的自举驱动电路200，将时序逻辑驱动产生电路110的输出信号 103，经过触发式电平转移电路520，NMOS开关管丽1的源端106连接自举电容CO的一端， 高压PMOS管MPl的输出信号104连接自举电容CO的另一端，NMOS开关管丽1的源端信号 106作为相对低电压，高压PMOS管的输出信号104作为相对高电压，控制NMOS开关管丽1 的导通与关断，使开关电源正常工作。参照图11，所述的触发式电平转移电路320或520，包括窄脉冲产生电路321或 521和电平转移电路322或522。继续参照图11，所述的窄脉冲产生电路321或521，对输入信号进行上升沿和下降 沿进行边沿检测，输出信号为上升沿和下降沿的边沿检测的窄脉冲信号，作为电平转移电 路的输入信号。进一步参照图11，所述的电平转移电路322或522，包括第一高压NMOS管MN81、 第二高压NMOS管MN82、第一 PMOS管MP81、第二 PMOS管MP82、第一高压PN结二极管D81、第二高压PN结二极管D82、第一电阻R1、第一反相器810和第二反相器820，所述的第一高 压NMOS管MN81的源端接公共地，栅端连接上升沿的窄脉冲信号，漏端连接第一高压PN结 二极管D81的N端，第一 PMOS管MP81的漏端和栅端，第二高压NMOS管MN82的源端接公共 地，栅端连接下降沿的窄脉冲信号，漏端连接第二高压PN结二极管D82的N端，第二 PMOS管 MP82的漏端，第一电阻Rl的一端和第一反相器810的输入端，第一电阻Rl的另一端连接第 二反相器820的输出端，第一高压PN结二极管D81和第二高压PN结二极管D82的P端连 在一起，连接NMOS开关管MNl的源端106。第一 PMOS管MP81和第二 PMOS管MP82的栅端 连在一起，第一 PMOS管MP81和第二 PMOS管MP82的源端连在一起，连接到高压PMOS管的 源端104。第一反相器810的输出连接第二反相器820的输入，第一反相器810和第二反 相器820的相对高电压端接到高压PMOS管的源端104，第一反相器810和第二反相器820 的相对低电压端连接NMOS开关管MNl的源端106，第二反相器820的输出连接第三反相器 830的输入，第三反相器830的输出连接第四反相器840的输入，第四反相器840的输出作 为触发式电平转移电路的输出信号。 再次参照图11，所述的电平转移电路322或522中的反相器810，反相器820和电 阻R1，构成锁存电路。当上升沿或者下降沿的窄脉冲不触发时，锁存电路将状态锁存。当上 升沿或者下降沿的窄脉冲触发时，锁存电路的平衡被破坏，由上升沿或者下降沿的窄脉冲 的触发决定新的状态，最终锁存新的稳态。下面对所述的一种自举控制电路的工作过程和工作原理进行详细描述。 参照图6的组成结构图和图9的时序图，开关电源中数字调制电路生成调制信号 101，用来控制开关管的占空比，达到开关电源最终的稳定状态。利用开关电源中数字调制 电路生成的调制信号101，产生的同相不交迭的第一逻辑信号103和第二逻辑信号301，当 开关电源中数字调制电路生成的调制信号101是由低电平转换为高电平时，则第二逻辑信 号301经过延迟先变成高电平，接着经过延迟第一逻辑信号103变为高电平，当开关电源中 数字调制电路生成的调制信号101是由高电平转换低电平时，则第一逻辑信号103经过延 迟先变成低电平，接着经过延迟第二逻辑信号301变为高电平。本发明采用高压PMOS管MPl代替传统的高压二极管D1，用时序逻辑控制高压 PMOS 二极管MPl打开关断。高压PMOS管MPl在自举电容CO自举时，高压PMOS管MPl关 断，同时寄生二极管反偏。在自举电容CO不自举时，高压PMOS管MPl打开，同时寄生二极 管正偏，给自举电容CO充电，使自举电容CO两端压差保持在VCC。参照图9时序逻辑驱动产生电路和高压PMOS管的时序图，第二逻辑信号301先经 过边沿检测，检测出上升沿和下降沿，输出301上升沿窄脉冲和301下降沿窄脉冲，经过触 发式电平转移电路，转换成高电压为高压PMOS管MPl源端电压104，低电压为NMOS开关管 丽1的源端电压106。高压PMOS管MPl的衬底端连接高压PMOS管的源端，存在寄生漏端衬 底端高压PN结二极管。当NMOS开关管丽1关断时，高压PMOS管MPl栅端电压经过一段死 区时间转变为低电压106，此时高压PMOS管MPl打开，此时寄生二极管正偏，给自举电容CO 充电；当高压PMOS管MPl栅端转变为高电压104，此时高压PMOS管MPl关断，停止对自举电 容CO的充电，经过一段死区时间NMOS开关管丽1打开，自举电容CO开始自举时，寄生二极 管反偏，自举电容CO不会通过高压PMOS管漏电。做死区时间的目的是为了在自举电容CO 在开始自举之前一段死区时间高压PMOS管MPl关断，防止在自举的时候，高压PMOS管MPl没有关断，导致自举不能自举。同样，当自举电容CO降下来的时候，经过一段死区时间，高 压PMOS管MPl才打开，防止在自举电容CO降下来的时候，高压PMOS管MPl提前打开，自举 电容CO的高电压通过未关断的高压PMOS管MPl传到内部VCC电压源端，烧毁器件。做死 区时间的目的是为了使自举电容CO不会通过高压PMOS管MPl和寄生高压二极管漏电，一 定的时间余度，提高了自举电路的可靠性。参照图8自举驱动电路的组成结构图和图10的时序图，第一逻辑信号103经过触 发式电平转移信号，转换成高电压为高压PMOS管MPl源端电压104，低电压为NMOS开关管 丽1的源端电压106。高压PMOS管MPl源端电压104和匪OS开关管丽1源端电压106分 别为自举电容CO的两端电压，两端压差始终维持VCC左右的压差。经过触发式电平转移 之 后，当逻辑信号由低电平106转变成高电平104时开始打开NMOS开关管丽1，打开NMOS开 关管丽1的同时，NMOS开关管丽1源端电压106会上升，由于自举电容CO两端电压不能突 变，自举电容CO另一端电压104也会上升，提供足够高的电平以打开NMOS开关管丽1，最终 NMOS开关管丽1源端电压106会上升到电源电压，104会上升到比电源电压高VCC的电压， 使NMOS开关管丽1工作在深线性区。当逻辑信号由高电平104转变成低电平106时开始 关断NMOS开关管丽1，关断NMOS开关管丽1的同时，NMOS源端电压106会下降，由于自举 电容CO两端电压不能突变，自举电容CO另一端电压104也会下降，最终NMOS源端电压会 下降到低电平，104始终和106保持VCC的电压差，最终关闭NMOS开关管丽1。即在自举电 容CO自举的同时逻辑信号打开NMOS开关管丽1，在自举电容CO两端电压降下来的同时关 断NMOS开关管Mm。本发明的时序逻辑驱动产生电路中已经包含死区时间电路，由开关电源中数字调 制电路生成的调制信号产生两个不交迭的同相信号，一个用于NMOS开关管丽1的驱动，另 一个在有匪OS同步管丽2时，经过一个反相器再去驱动匪OS同步管丽2，使匪OS开关管 丽1和NMOS同步管丽2的驱动信号为反相不交迭信号，使NMOS开关管MNl和NMOS同步管 丽2不同时导通，同时存在死区时间，防止从电源引脚VDD到地的电流。本发明利用高压PMOS管MPl及时序逻辑驱动代替高压PN结二极管或者肖特基二 极管D1，导通电阻小，且没有漏电的问题，高效可靠安全。基于以上原因，本发明的自举控制电路应用于开关电源无疑是最理想的选择。当 然也不限于此领域的应用，在具体相同的应用条件下，本发明的自举控制电路都可以适用。本发明还公开了一种开关电源，所述的开关电源也包括以上各实施例所描述的自 举控制电路，为了篇幅考虑，在此不在螯述，参照前面相关部分的描述即可。以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神 和原则之内，所作的的任何修改，等同替换，改进等，均应包含在本发明的保护范围之内。
权利要求
一种自举控制电路，用于开关电源中自举电容的时序逻辑控制，其特征在于所述的自举控制电路包括时序逻辑驱动产生电路，高压PMOS管和自举驱动电路；所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调制信号，产生高压PMOS管的输入信号和自举驱动电路的输入信号；所述的高压PMOS管，利用时序逻辑驱动产生电路产生的输出信号，控制高压PMOS管的导通与关断，输出为高压PMOS管的源端电压信号，作为自举驱动电路的输入信号；所述的自举驱动电路，利用时序逻辑驱动产生电路的输出信号，利用NMOS开关管的源端信号和高压PMOS管的输出信号即自举电容的两端电压，控制NMOS开关管的导通与关断，使开关电源正常工作。
2.根据权利要求1所述的一种自举控制电路，其特征在于所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调制信号，经过 死区时间控制产生第一逻辑信号和第二逻辑信号，第一逻辑信号作为自举驱动电路的输入 信号，第二逻辑信号经过触发式电平转移电路，得到第三逻辑信号，作为高压PMOS管的输 入信号。
3.根据权利要求1所述的一种自举控制电路，其特征在于所述的高压PMOS管，内部电压源提供高压PMOS管的电源，连接高压PMOS管的漏端，利 用时序逻辑驱动产生电路输出信号，连接高压PMOS管的栅极，高压PMOS管的衬底端连接高 压PMOS管的源端，高压PMOS管的源端作为高压PMOS管的输出端，作为自举驱动电路的输 入信号。
4.根据权利要求1所述的一种自举控制电路，其特征在于所述的自举驱动电路，将时序逻辑驱动产生电路的输出信号，经过触发式电平转移电 路，NMOS开关管的源端连接自举电容的一端，高压PMOS管的输出信号连接自举电容的另一 端，NMOS开关管的源端信号作为相对低电压，高压PMOS管的输出信号作为相对高电压，控 制NMOS开关管的导通与关断，使开关电源正常工作。
5.根据权利要求2所述一种自举控制电路，其特征在于所述的死区时间控制是利用开关电源中数字调制电路生成的调制信号产生的同相不 交迭的第一逻辑信号和第二逻辑信号，当开关电源中数字调制电路生成的调制信号是由低 电平转换高电平时，则第二逻辑信号经过延迟先变成高电平，接着经过延迟第一逻辑信号 变为高电平，当开关电源中数字调制电路生成的调制信号是由高电平转换低电平时，则第 一逻辑信号经过延迟先变成低电平，接着经过延迟第二逻辑信号变为高电平。
6.根据权利要求2或4所述的一种自举控制电路，其特征在于所述的触发式电平转移电路，包括窄脉冲产生电路和电平转移电路，所述的窄脉冲产 生电路，对输入信号进行上升沿和下降沿进行边沿检测，输出信号为上升沿和下降沿的边 沿检测的窄脉冲信号，作为电平转移电路的输入信号，所述的电平转移电路，包括第一高压 NMOS管、第二高压NMOS管、第一 PMOS管、第二 PMOS管、第一高压PN结二极管、第二高压PN 结二极管、第一电阻、第一反相器，第二反相器，第三反相器和第四反相器，所述的第一高压 NMOS管的源端接公共地，栅端连接上升沿的窄脉冲信号，漏端连接第一高压PN结二极管的 N端，第一 PMOS的漏端和栅极，第二高压NMOS的源端接公共地，栅极连接下降沿的窄脉冲信 号，漏端连接第二高压PN结二极管的N端，第二 PMOS管的漏端，第一电阻的一端和第一反相器的输入端，第一电阻的另一端连接第二反相器的输出端，第一高压PN结二极管和第二 高压PN结二极管的P端连在一起，连接NMOS开关管的源端，第一 PMOS管和第二 PMOS管的 栅端连在一起，源端连在一起，接到高压PMOS管的源端，第一反相器的输出连接第二反相 器的输入，第一反相器和第二反相器的相对高电压端接到高压PMOS管的源端，第一反相器 和第二反相器的相对低电压端连接NMOS开关管的源端，第二反相器的输出连接第三反相 器的输入，第三反相器的输出连接第四反相器的输入，第四反相器的输出作为触发式电平 转移电路的输出信号。
7.一种开关电源，其特征在于，所述的开关电源包括自举控制电路，用于开关电源控制 器的自举电容时序逻辑控制，所述的自举控制电路包括时序逻辑驱动产生电路，高压PMOS 管和自举驱动电路；所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调制信号，经过 时序逻辑驱动产生电路，产生高压PMOS管的输入信号和自举驱动电路的输入信号。所述的高压PMOS管，利用时序逻辑驱动产生电路产生的输出信号，控制高压PMOS管的 导通与关断，输出为高压PMOS管的源端电压信号，作为自举驱动电路的输入信号。所述的自举驱动电路，利用时序逻辑驱动产生电路的输出信号，NMOS开关管的源端信 号和高压PMOS管的输出信号，控制NMOS开关管的导通与关断，使开关电源正常工作。
8.根据权利要求8所述的一种自举控制电路，其特征在于所述的时序逻辑驱动产生电路，利用开关电源中数字调制电路生成的调制信号，经过 死区时间控制产生第一逻辑信号和第二逻辑信号，第一逻辑信号作为自举驱动电路的输入 信号，第二逻辑信号经过触发式电平转移电路，得到第三逻辑信号，作为高压PMOS管的输 入信号。
9.根据权利要求8所述的一种自举控制电路，其特征在于所述的高压PMOS管，内部电压源提供高压PMOS管的电源，连接高压PMOS管的漏端，利 用时序逻辑驱动产生电路输出信号，连接高压PMOS管的栅极，高压PMOS管的衬底端连接高 压PMOS管的源端，高压PMOS管的源端作为高压PMOS管的输出端，作为自举驱动电路的输 入信号。
10.根据权利要求8所述的一种自举控制电路，其特征在于所述的自举驱动电路，将时序逻辑驱动产生电路的输出信号，经过触发式电平转移电 路，NMOS开关管的源端连接电容的一端，高压PMOS管的输出信号连接电容的另一端，NMOS 开关管的源端信号作为相对低电压，高压PMOS管的输出信号作为相对高电压，控制NMOS开 关管的导通与关断，使开关电源正常工作。
11.根据权利要求9所述一种自举控制电路，其特征在于所述的死区时间控制是利用开关电源中数字调制电路生成的调制信号产生的同相不 交迭的第一逻辑信号和第二逻辑信号，当开关电源中数字调制电路生成的调制信号是由低 电平转换高电平时，则第二逻辑信号经过延迟先变成高电平，接着经过延迟第一逻辑信号 变为高电平，当开关电源中数字调制电路生成的调制信号是由高电平转换低电平时，则第 一逻辑信号经过延迟先变成低电平，接着经过延迟第二逻辑信号变为高电平。
12.根据权利要求9或11所述一种自举控制电路，其特征在于所述的触发式电平转移电路，包括窄脉冲产生电路和电平转移电路，所述的窄脉冲产生电路，对输入信号进行上升沿和下降沿边沿检测，输出信号为上升沿和下降沿的边沿检 测的窄脉冲信号，作为电平转移电路的输入信号，所述的电平转移电路，包括第一高压NMOS 管、第二高压NMOS管、第一 PMOS管、第二 PMOS管、第一高压PN结二极管、第二高压PN结二 极管、第一电阻、第一反相器和第二反相器，所述的第一高压NMOS管的源端接公共地，栅端 连接上升沿的窄脉冲信号，漏端连接第一高压PN结二极管的N端，第一 PMOS的漏端和栅 极，第二高压NMOS的源端接公共地，栅极连接下降沿的窄脉冲信号，漏端连接第二高压PN 结二极管的N端，第二PMOS管的漏端，第一电阻的一端和第一反相器的输入端，第一电阻的 另一端连接第二反相器的输出端，第一高压PN结二极管和第二高压PN结二极管的P端连 在一起，连接NMOS开关管的源端，第一 PMOS管和第二 PMOS管的栅端连在一起，源端连在一 起，接到高压PMOS管的源端，第一反相器的输出连接第二反相器的输入，第一反相器和第 二反相器的相对高电压 端接到高压PMOS管的源端，第一反相器和第二反相器的相对低电 压端连接NMOS开关管的源端，第二反相器的输出连接第三反相器的输入，第三反相器的输 出连接第四反相器的输入，第四反相器的输出作为触发式电平转移电路的输出信号。
全文摘要
本发明公开了一种自举控制电路及包含此自举控制电路的开关电源。本发明为解决现有高压PN结二极管的损耗问题，以及高压肖特基二极管高温漏电的问题，利用高压PMOS管及其时序逻辑控制电路代替高压PN结二极管或者高压肖特基二极管，提供一种自举电容的时序逻辑控制电路。利用开关电源中数字调制电路生成的调制信号，通过时序逻辑控制高压PMOS管，控制自举电容驱动NMOS开关管的导通与关断，提高开关电源的效率，可靠性和安全性。
文档编号H03K19/0185GK101944904SQ201010229050
公开日2011年1月12日 申请日期2010年7月16日 优先权日2010年7月16日
发明者代国定, 方展忠, 杨令, 胡波, 黄鹏 申请人:昌芯(西安)集成电路科技有限责任公司;深圳市泰德工业产品设计有限公司