专利名称：可实现复位的多芯片系统以及多芯片复位的控制方法
技术领域：
本发明涉及芯片复位技术，特别涉及一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法。
背景技术：
在现有的多芯片系统中，通常选用高功率的芯片来承担越来越复杂的实时计算、 以及数据交换等数据处理功能。而随着芯片加工工艺的不断发展，芯片所需的工作电压也不断降低，因此，对于多芯片系统中的高功率芯片来说，就需要低电压、大电流的电源予以
{共 O此外，对于多芯片系统中受电芯片的工作电压需求不同的情况，还需要针对不同的工作电压需求提供多于一路输出电源，实际应用中，可以采用如图1所示的方式，由一个总线AC/DC模块(或DC/DC模块)提供总线电压(或称之为母线电压)，再由可将总线电压分别转换为例如1. OVU. 2V、1. 8V、3. 3V等不同输出电压的DC/DC模块构成多路输出电源 Vout」。但是，考虑到硬件成本、以及单板面积等因素的限制，多芯片系统中具有相同工作电压需求的多个芯片通常会共用一路输出电源。但是，现有的多芯片系统在需要对芯片复位时，通常按照如图2所示的方式，利用一个复位信号同时触发各路输出电源Vout_l Vout_N(N为大于等于1的正整数)的所有受电芯片复位，即，各路输出电源Vout_l Vout_N的所有受电芯片同步复用一个复位信号，因而，就会存在如下问题对于一路输出电源来说，其供电的所有芯片的工作电流在同时复位后瞬间内，都会降低至一个极小值，因而该路输出电源的负载电流就会由重载瞬时降为轻载，导致该路输出电源的负载电流在复位瞬间内的变化率较高，变化量较大，从而造成该路输出电源的电压过冲，进而当电压过冲较为严重时，还容易使该路输出电源所供电的芯片损毁。以降压式变换(Buck)电路为例，当其一路输出电源的负载电流由重载变为轻载时其电感中所存储的能量可由公式(1)计算得到El =去xLX[(IOH)2-(Iol)2讼式⑴其中，L为电感值、Ira为重载时输出的负载电流值、为轻载时输出的负载电流值。其输出电容中可吸收的能量可由公式(2)计算得到Ec = |xCx[(Vf)2-(V,)2讼式 O)其中，C为输出电容的电容值、Vf为重载变为轻载导致电压过冲时的电容最大瞬态峰值电压值、Vi为电压过冲前重载时的电容稳态电压值。由于Buck电路的电感中所储存的能量必须由输出电容吸收，因而令 = EC，得到输出电容的电容值C应当取‘Q可由公式(3)计算得到
C。=1^^^^^公式⑶相应地，瞬态时输出电容的电压平方差、即电压过冲时产生的电压变化量AV即可通过公式(4)计算得到AV=(Vf)2-(Yi)2=LX[(Iqh)2'(I°l)2]公式 G)如上述公式(4)可见，为了减小电压过冲所产生的超越量以避免芯片损毁，理论上可以采用如下方式改进1、减小电感值L ；2、增大输出电容值CQ;3、减少电流变化的平方差[(I。h)2-(I。l)2]。然而，通过硬件配置难以控制电流变化的平方差[(Iqh)2-(IJ2]，因而现有技术中只能采用减小电感值L、或增大输出电容值Ctj的方式，但电感值L过小会导致波纹超标、输出电容值Qj过大会导致硬件成本的提高。
发明内容
有鉴于此，本发明提供了一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法，能够减小受电芯片复位时的电压过冲。本发明提供的一种可实现复位的多芯片系统，包括输出电源、共用一路输出电源的若干受电芯片；还包括逻辑控制芯片，其在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时的负载电流变化率小于预定的阈值。逻辑控制芯片进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。对于共用同一路输出电源的所有芯片组，逻辑控制芯片分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。逻辑控制芯片具有与受电芯片数量相同的输出管脚，且每个输出管脚分别连接一个受电芯片的复位输入端；逻辑控制芯片内还进一步存储有芯片组列表，芯片组列表中记录有连接每个芯片组内所有受电芯片的输出管脚，以供逻辑控制芯片识别分属于不同芯片组的各受电芯片。逻辑控制芯片具有与芯片组数量相同的输出管脚，且每个输出管脚分别连接一个芯片组内所有受电芯片的复位输入端；逻辑控制芯片进一步依据管脚来识别不同的芯片组。
逻辑控制芯片接收到输入的复位信号来自CPU、或看门狗、或手动输入装置。本发明提供的一种多芯片复位的控制方法，适用于包含输出电源、以及共用一路输出电源的若干受电芯片的多芯片系统；该控制方法包括如下步骤在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时负载电流变化率小于预定的阈值。该控制方法进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。对于共用同一路输出电源的所有芯片组，该控制方法分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。该控制方法接收到输入的复位信号为上电复位信号、或软件复位信号、或超时复位信号、或硬件复位信号。由上述技术方案可见，在本发明中，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是由分时输出的不同复位信号来触发复位，因此，对于一路输出电源来说，其供电的所有受电芯片并不是同时被触发复位，使得该路输出电源在每次有芯片复位时的负载电流变化率较小，从而就能减小受电芯片复位后的瞬时电流变化的平方差，进而就能够减小受电芯片复位时所产生的电压过冲。
图1为多路输出电源的结构示意图；图2为现有多芯片复位的原理示意图；图3a为本发明实施例中多芯片系统的一种示例性结构示意图；图北为本发明实施例多芯片系统的另一种示例性结构示意图；图如为本发明实施例多芯片系统中一路输出电源负载电流的一种变化过程示意图；图4b为本发明实施例多芯片系统中一路输出电源负载电流的另一种变化过程示意图；图5为本发明实施例中多芯片复位的控制方法的示例性流程图；图6为本发明实施例中多芯片复位的控制方法的一具体流程图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。在本实施例中，共用同一路输出电源供电的所有受电芯片，并不是同时触发复位、而是分时触发复位。即，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是由分时输出的不同复位信号来触发复位，以使输出电源的负载电流变化总量分布在不同时刻，用以降低输出电源的负载电流变化率。下面，先对本实施例中的多芯片系统进行详细说明。图3a为本发明实施例多芯片系统的一种示例性结构示意图。如图3a所示，本发明实施例的多芯片系统中包括若干路输出电源Vout_l Vout_N，每路输出电源Vout_i (i大于等于1、且小于等于N)分别提供不同的输出电压。若干受电芯片，例如实现主控功能的CPU及其外围芯片、实现数据交换功能的媒体接入控制(MAC)芯片、实现物理层交换的物理层(PHY)芯片、提供系统时钟脉冲的芯片等等，但无论是实现何种功能，具有相同工作电压需求的受电芯片共用对应的一路输出电源， 且共用同一路输出电源的所有受电芯片被预先划分为若干芯片组，每个芯片组包含至少一个受电芯片，各芯片组中的受电芯片数量均相同、或各芯片组中的受电芯片数量不全相同， 只要能够保证各芯片组中的受电芯片工作电流之和均处于预定的取值区间内，并使前文记载的公式(4)所计算出的每一路输出电源的电压变化量不会过大。逻辑控制芯片，其在接收到输入的针对所有受电芯片的复位信号RESET_ALL后， 以芯片组为单位向共用同一路输出电源Vout_i的各受电芯片分时输出、而非同步输出复位信号RESET_i_j (j大于等于1、且小于等于共用Vout_i的受电芯片组总数J，且每路输出电源的受电芯片组总数J可以不相同)，即芯片组内同步复位、芯片组之间异步复位，以使该路输出电源在每次受电芯片复位时的负载电流变化率小于预定的阈值，从而使前文记载的公式中的负载电流平方差较小，进而使前文记载的公式(4)所计算出的每一路输出电源的电压变化量较小。需要说明的是，逻辑控制芯片本身可以看作是复位信号的I/O接口、而不是受电芯片，因而逻辑控制芯片不属于本文所述的受电芯片。其中，逻辑控制芯片接收到的复位信号RESET_ALL，可以是由一复位芯片(图3a 中未示出)依据来自CPU的软件复位信号或上电复位信号、来自看门狗电路的超时复位信号、或来自任意手工装置的硬件复位信号所产生的复位电平；当然，逻辑控制芯片也可以集成复位芯片识别各类复位信号的功能，并直接将来自CPU的软件复位信号或上电复位信号、来自看门狗电路的超时复位信号、或来自任意手动部件的硬件复位信号识别为复位信号 RESET_ALL。而且，逻辑控制芯片可以具有与芯片组数量相同的输出管脚、每个输出管脚分别连接一个芯片组内的受电芯片的复位输入端，即同一个芯片组内的所有受电芯片复用一个管脚，以供逻辑控制芯片依据管脚来识别不同的芯片组；或者，采用如图北所示的结构，逻辑控制芯片可以具有与受电芯片总数相同的输出管脚，无论如何划分芯片组，逻辑控制芯片的每个输出管脚分别连接一个受电芯片的复位输入端，此时，逻辑控制芯片内还进一步存储有芯片组列表，芯片组列表中记录有连接每个芯片组内所有受电芯片的输出管脚，以供逻辑控制芯片识别分属于不同芯片组的各受电芯片。当然，也存在一种特例，即每个芯片组均只包含一个受电芯片，相当于以受电芯片为单位向共用同一路输出电源的各受电芯片分时输出复位信号，那么此时，输出电源在受电芯片复位时的负载电流变化率一定很小，但多芯片系统的整体复位效率就会比较低。
实际应用中，还会存在一个受电芯片具有多个工作电压需求、即同时由多路输出电源同时提供多种电压值，那么针对具有多个工作电压需求的受电芯片，逻辑控制电路在每次接收到输入的复位信号后，仅在复位某一路为该受电芯片提供工作电压的输出电源的所有受电芯片时，向该受电芯片输出一次复位信号，即具有多种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。但究竟应当将具有多种工作电压需求的受电芯片划分至哪一路输出电源的一个芯片组，可以按照实际需要选择最优的一路，以使按照前文记载的公式(4)所计算出的每一路输出电源的电压变化量更小、并能够同时兼顾多芯片系统的整体复位效率。此外，关于同一路输出电源的各芯片组复位信号之间的时间间隔，本领域技术人员可以依据该路输出电源的最小反应时间、以及实际需要任意设定，还可利用逻辑芯片内的一预设定时器予以控制。假设复位时间足够短，那么对于上述时间间隔的长短不同，可能存在如下两种情况1、上述时间间隔也较短，则同一路输出电源中的所有芯片组，在最后一个芯片组复位时，第一个复位的芯片组中的受电芯片仍未开始复位完成后的正常工作，该路输出电源的负载电流变化可以如图如所示的阶梯状，此时，该路输出电源在受电芯片复位过程中的电压变化值的最大值max { Δ V_j}为
Lχ[(Ini n)2-(IOI J2Imax{AVJ}=max{ olj^ "L」J}，其中，Iol』为第j个芯片组复位时的轻载
C0
电值，I〇L—0 — I〇H、I〇L—J — I〇L ；可见，对于上述时间间隔也较短的情况，实际上是将原本集中在同一时间段内负载电流的变化总量[ara)2-aj2]分布在不同时间段，并相当于将输出电源在受电芯片复位时的电压变化总量也分布在不同时间段予以叠加；而由于每一时间段的负载电流变化量 [(IoLj-i)2" (Iolj)2]显然小于负载电流的变化总量[(U 2_ (I J2]，因而max { Δ V_j}显然小
于现有方式中的];相应地，可以按照每个芯片组复位不会使该路输出电源
的负载电流下降过大的原则划分芯片组，从而使max { Δ V_j}不会过大。2、上述时间间隔也较长，则同一路输出电源中连续实现复位的两个芯片组中，后一个芯片组复位开始时，前一个芯片组的复位已开始复位完成后的正常工作，那么该路输出电源的负载电流变化如图4b所示的起伏状，此时，该路输出电源在受电芯片复位过程中的电压变化值的最大值max { Δ V_j}为
Lx[(IOH)2-(min{IOL Λ)2]max{AVJ}==~ 工 °LJ ，其中，Iol j为第j个芯片组复位时的轻载
电流值；可见，对于上述时间间隔较长的情况，实际上是也将原本集中在同一时间段内负载电流的变化总量[ara)2-aj2]分布在不同时间段，相当于将输出电源在受电芯片复位时的电压变化总量也分布在不同时间段且相互独立；而由于minUm」}显然大于I…因此
max{AV_j}显然小于现有方式中的；相应地，可以按照min 」}不会过
小的原则划分芯片组，从而使max { Δ V_j}不会过大。
上述如图如和图4b所示出的两种负载电流变化情况相比较，如图如所示出的阶梯状变化方式更易于保证多芯片系统的可靠性和稳定性。因而为了确保输出电源的负载电流按照如图如所示的阶梯状变化，实际应用中，对于共用同一路输出电源的所有芯片组， 逻辑控制芯片分时输出的所有复位信号可以在最后一个芯片组触发复位后同时停止输出， 即除了最后一个触发复位的芯片组之外，对其他芯片组持续输出复位信号、以使其他芯片组持续保持触发复位的状态，直至最后一个触发复位的芯片组被触发复位，从而使分时触发复位的所有芯片组同时解除复位。以上是对本实施例中可实现复位的多芯片系统的详细说明。下面，再对本实施例中的多芯片复位的控制方法进行详细说明。图5为本发明实施例中多芯片复位的控制方法的示例性流程图。本实施例中多芯片复位的控制方法，适用于包含若干路输出电源、以及若干受电芯片的多芯片系统，其中， 每路输出电源分别提供不同的输出电压、具有相同工作电压需求的受电芯片共用对应的一路输出电源，如图5所示，该控制方法包括如下步骤步骤501，接收输入的复位信号。本步骤中接收到输入的复位信号，可以是来自CPU的上电复位信号、或来自CPU的软件复位信号、或来自看门狗电路的超时复位信号、或来自任意手动部件的硬件复位信号。步骤502，在接收到输入的复位信号后，以预先划分的芯片组为单位向共用同一路输出电源的各受电芯片分时输出复位信号，以使该路输出电源在每次受电芯片复位时的负载电流变化率小于预定的阈值，从而使前文记载的公式中的负载电流平方差较小，进而使前文记载的公式(4)所计算出的每一路输出电源的电压变化量较小。本步骤中提及的每个芯片组包含至少一个受电芯片，各芯片组中的受电芯片数量均相同、或各芯片组中的受电芯片数量不全相同，只要能够保证各芯片组中的受电芯片工作电流之和均处于预定的取值区间内，并使前文记载的公式(4)所计算出的每一路输出电源的电压变化量不会过大。其中，存在一种特例，即每个芯片组均只包含一个受电芯片，并相当于以受电芯片为单位向共用同一路输出电源的各受电芯片分时输出复位信号。实际应用中，还会存在一个受电芯片具有多个工作电压需求、即同时由多路输出电源同时提供多种电压值，那么针对具有多个工作电压需求的受电芯片，在每次接收到输入的复位信号后执行本步骤时，仅在复位某一路为该受电芯片提供工作电压的输出电源的所有受电芯片时，向该受电芯片输出一次复位信号，即具有多种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。但究竟应当将具有多种工作电压需求的受电芯片划分至哪一路输出电源的一个芯片组，可以按照实际需要选择最优的一路，以使按照前文记载的公式(4)所计算出的每一路输出电源的电压变化量更小、并能够同时兼顾多芯片系统的整体复位效率。关于同一路输出电源的各芯片组复位信号之间的时间间隔，本领域技术人员可以依据该路输出电源的最小反应时间、以及实际需要任意设定，且本步骤还可利用一预设定时器予以控制。而对于上述时间间隔长短不同的情况，在前文已经论述，此处就不再赘述。此外，更优地，对于共用同一路输出电源的所有芯片组，本步骤分时输出的所有复位信号可以在最后一个芯片组触发复位后同时停止输出，即除了最后一个触发复位的芯片组之外，对其他芯片组持续输出复位信号、以使其他芯片组持续保持触发复位的状态，直至最后一个触发复位的芯片组被触发复位，从而使分时触发复位的所有芯片组同时解除复位。至此，本流程结束。如图6所示，在本实施例中多芯片复位的控制方法具体实现时，可以采用如下流程步骤601，接收输入的复位信号。本步骤中接收到输入的复位信号与步骤501相同，此处不在赘述。步骤602，分别向每一路输出电源的未进行复位的一组芯片组内所有受电芯片持续输出复位信号、并启动每一路输出电源所对应的定时器，然后执行步骤603。步骤603，判断各路输出电源所对应的定时器是否计时到达，如果是，则针对该路输出电源的受电芯片执行步骤604，否则针对该路输出电源的受电芯片继续执行本步骤。步骤604，判断同一路输出电源是否还存在未进行复位的受电芯片，如果是，则针对该路输出电源的受电芯片返回步骤602，否则针对该路输出电源的受电芯片复位结束、停止向该路输出电源所有芯片组内的受电芯片输出的复位信号，使分时触发复位的所有芯片组同时解除复位。至此，上述流程结束。由上述技术多芯片系统、以及多芯片复位的控制方法可见，在本实施例中，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是由分时输出的不同复位信号来触发复位，因此，对于一路输出电源来说，其供电的所有受电芯片并不是同时触发复位，从而就能减小受电芯片复位后的瞬时电流变化的平方差，进而就能够减小受电芯片复位时所产生的电压过冲。以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种可实现复位的多芯片系统，包括输出电源；共用一路输出电源的若干受电芯片；其特征在于，还包括逻辑控制芯片，其在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时的负载电流变化率小于预定的阈值。
2.如权利要求1所述的多芯片系统，其特征在于，逻辑控制芯片进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。
3.如权利要求2所述的多芯片系统，其特征在于，各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。
4.如权利要求2所述的多芯片系统，其特征在于，输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。
5.如权利要求2至4中任一项所述的多芯片系统，其特征在于，对于共用同一路输出电源的所有芯片组，逻辑控制芯片分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。
6.如权利要求2至4中任一项所述的多芯片系统，其特征在于，逻辑控制芯片具有与受电芯片数量相同的输出管脚，且每个输出管脚分别连接一个受电芯片的复位输入端；逻辑控制芯片内还进一步存储有芯片组列表，芯片组列表中记录有连接每个芯片组内所有受电芯片的输出管脚，以供逻辑控制芯片识别分属于不同芯片组的各受电芯片。
7.如权利要求2至4中任一项所述的多芯片系统，其特征在于，逻辑控制芯片具有与芯片组数量相同的输出管脚，且每个输出管脚分别连接一个芯片组内所有受电芯片的复位输入端；逻辑控制芯片进一步依据管脚来识别不同的芯片组。
8.如权利要求2至4中任一项所述的多芯片系统，其特征在于，逻辑控制芯片接收到输入的复位信号来自CPU、或看门狗、或手动输入装置。
9.一种多芯片复位的控制方法，适用于包含输出电源、以及共用一路输出电源的若干受电芯片的多芯片系统；其特征在于，该控制方法包括如下步骤在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时负载电流变化率小于预定的阈值。
10.如权利要求9所述的控制方法，其特征在于，该控制方法进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。
11.如权利要求10所述的控制方法，其特征在于，各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。
12.如权利要求10所述的控制方法，其特征在于，输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。
13.如权利要求9至12中任一项所述的控制方法，其特征在于，对于共用同一路输出电源的所有芯片组，该控制方法分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。
14.如权利要求9至12中任一项所述的控制方法，其特征在于，该控制方法接收到输入的复位信号为上电复位信号、或软件复位信号、或超时复位信号、或硬件复位信号。
全文摘要
本发明公开了一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法。在本发明中，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是分别由分时输出的不同复位信号来触发复位，因此，对于一路输出电源来说，其供电的所有受电芯片不是同时被触发复位，使得该路输出电源在每次有芯片复位时的负载电流变化率较小，从而就能减小受电芯片复位时的瞬时电流变化的平方差，进而就能够减小受电芯片复位时所产生的电压过冲。
文档编号H03K17/22GK102237865SQ20101015989
公开日2011年11月9日 申请日期2010年4月23日 优先权日2010年4月23日
发明者王玉田, 高玉山 申请人:杭州华三通信技术有限公司