专利名称：用于对数增益放大器的电阻控制网络的利记博彩app
技术领域：
本发明涉及对数增益放大器的控制部分，特别涉及一种用于对数增益放大器的电阻控制网络。
背景技术：
在模拟集成电路的设计中，一个重要的部件是放大器电路，而对数放大器是应用 最广的放大器之一。在模拟信号放大和处理电路中，实现以对数为增益步长的放大器对于 信号处理是常用的也是重要的。在传统的设计中通常有以下三种方法来实现这个功能1.利用如电阻、电容等的线性元器件，实现线性运算，来逼近对数增益功能；如专 利US7432839B2就描述了用线性电阻器件来实现对数模拟信号量化的过程，其基本原理如 图1所示，电阻Rl —端连接输入端Vin，其另一端连接电阻R2的一端及运算放大器的反相 输入端。所述运算放大器的输出端连接电阻R2的另一端并作为输出端Vout，其同相输入端 接地。如此，根据运算放大器的特性，电压Vout/Vin = R2/R1，增益Gain = 20*logl0(R2/ Rl)。但是这种方法带来的结果是电路在芯片实现时的面积增大，在不同增益时，输入的阻 抗性能变化加大。2.利用器件的非线性特性来实现对数增益功能，如专利US7545197B2，就利用了 电阻电容充放电的对数特性来实现对数增益功能，然而，这种方法受到器件本身的影响很 大，难以精确控制。3.利用多级线性放大电路，对输入信号进行分段不同增益放大，以实现对数放大 功能。如专利US6750715B2和US7268609B2专利所描述的。然而，这种方法的对数放大性 能随着工艺，温度和电压的变化而变化，很难做到精确控制。纵观上述三种方法，其中第一种方法最容易控制，因此，如何解决其带来的电路在 芯片实现时的面积增大，在不同增益时，输入的阻抗性能变化加大的问题，已成为本领域技 术人员需要解决的问题。
发明内容
本发明的所要解决的技术方案是提供用于对数增益放大器的电阻控制网络，以解 决现有技术的不足。为解决上述技术方案，本发明提供一种用于对数增益放大器的电阻控制网络，包 括由并联的第一电阻及第二电阻构成的并联电路、所述并联电路的一端作为第一电压连 接端；第三电阻、所述第三电阻的一端作为第二电压连接端，其另一端连接所述并联电路的
另一端。作为本发明的优选方案之一，所述第一电压连接端为电压输出端，所述第二电压 连接端为电压输入端。作为本发明的优选方案之一，所述第一电压连接端为电压输入端，所述第二电压连接端为电压输出端。作为本发明的优选方案之一，所述电压输出端连接外部运算放大器的输出端，所 述并联电路与所述第三电阻连接的一端，连接所述外部运算放大器的反相输入端。作为本发明的优选方案之一，所述第三电阻的阻值等于所述第一电阻阻值的平方 除以所述第一电阻及所述第二电阻的阻值之和。作为本发明的优选方案之一，所述用于对数增益放大器的电阻控制网络还包括第 四电阻，所述第四电阻的一端连接所述第二电压连接端，其另一端连接所述第一电压连接 端，且其阻值等于所述第二电阻的阻值。本发明还提供一种用于对数增益放大器的电阻控制网络，包括由并联的第一电 阻及第二电阻构成的并联电路、所述并联电路的一端作为第一电压连接端；由i个串联的 电阻构成的串联电路、所述串联电路的一 端连接所述并联电路的另一端，其另一端作为第 二电压连接端；及分别将所述串联电路中各个电阻之间的连接点及所述第二电压连接端， 与所述第一电压连接端相连接的i个电阻；其中，所述串联电路中所有电阻的阻值均为所 述第一电阻阻值的平方除以所述第一电阻及第二电阻的阻值之和，所述i个电阻的阻值均 等于所述第二电阻的阻值，i为大于或等于2的整数。作为本发明的优选方案之一，所述第一电压连接端为电压输出端，所述第二电压 连接端为电压输入端。作为本发明的优选方案之一，所述第一电压连接端为电压输入端，所述第二电压 连接端为电压输出端。作为本发明的优选方案之一，所述串联电路与所述并联电路的连接点为第一级增 益输出点；所述串联电阻中，由所述串联电路连接所述并联电路的一端向所述串联电路另 一端排列的各个电阻之间的连接点，依次为第二级增益输出点至第i级增益输出点，每一 级的增益输出点通过连接对应的外部运算放大器的反相输入端，能够获得相应的增益。作为本发明的优选方案之一，所述所有外部运算放大器的输出端均连接所述电压 输出端。本发明的有益效果在于大大缩小了芯片面积，且在增益增加的同时，使得输入阻 抗相对恒定。
图1为现有技术中采用线性电阻实现对数增益的方法。图2为本发明一较佳实施例的用于对数增益放大器的电阻控制网络电路示意图。图3为本发明另一较佳实施例的用于对数增益放大器的电阻控制网络电路示意 图。图4为本发明另一较佳实施例的用于对数增益放大器的电阻控制网络电路示意 图。图5为本发明另一较佳实施例的用于对数增益放大器的电阻控制网络电路示意 图。
具体实施例方式下面结合附图详细说明本发明的优选实施例。实施例一请参阅图2，本实施例中的电阻控制网络为单级对数增益的电阻控制网络，其包括第一电阻R1、第二电阻R2、第三电阻R3及第四电阻R4。第一电阻Rl及第二电阻R2构成并 联电路，所述并联电路的一端作为第一电压连接端。第三电阻R3的一端作为第二电压连接 端，气另一端连接所述并联电路的另一端。并连接第四电阻R4的一端连接所述第二电压连 接端，其另一端连接所述第一电压连接端。在本实施例中，所述第一电压连接端为电压输出 端Vout，所述第二电压连接端为电压输入端Vin。外部运算放大器的反相输入端连接第三电阻R3与所述并联电路连接的一端，其输出端连接第四电阻R4与所述并联电路连接的一端，即，电压输出端Vout，其同相输入端接地。在阻值的选取上，第三电阻R3的阻值等于第一电阻Rl的阻值的平方除以第一电阻Rl及第二电阻R2的阻值之和，第四电阻R4的阻值等于第二电阻R2，即
<formula>formula see original document page 5</formula>由于本实施例提供的电阻控制网络适用于单级增益，在本级增益中，第四电阻R4
在计算过程中可以忽略，则增益<formula>formula see original document page 5</formula>|，达到了预订
目标。R2 < Rl时，增益小于零；R2 > Rl时，增益大于零。实施例二请参阅图3，与实施例一相较，本实施例的电阻控制网络同样包括由并联的第一电 阻Rl及第二电阻R2构成的并联电路、分别连接所述并联电路两端并互相连接的第三电阻 R3及第四电阻R4，其不同之处在于，所述第一电压连接端为电压输入端Vin，所述第二电压 连接端为电压输出端Vout，即本实施例中，电阻控制网络内的电流走向基本与实施例一中 方向相反。相应的，外部运算放大器的反相输入端输出端连接第三电阻R3与所述并联电路 连接的一端，其同相输入端接地，其输出端连接第三电阻R3与第四电阻R4连接的一端，即 电压输出端Vout。在阻值的选取上，同样的，第三电阻R3的阻值等于第一电阻Rl的阻值的平方除以 第一电阻Rl及第二电阻R2的阻值之和，第四电阻R4的阻值等于第二电阻R2，即<formula>formula see original document page 5</formula>由于本实施例提供的电阻控制网络适用于单级增益，因此，第四电阻R4在增益计
<formula>formula see original document page 5</formula>
算过程中可以忽略，则增益Gain=20*logl0二，达到了目标。R2
, vRT+R2>
< Rl时，增益大于零；R2 > Rl时，增益小于零。
实施例三请参阅图4，本实施例中的电阻控制网络为多级对数增益的电阻控制网络，其包 括由并联的第一电阻Rl及第二电阻R2构成的并联电路，所述并联电路的一端作为
第一电压连接端；由i个顺次串联的电阻R3p……、!《"、及R3i构成的串联电路，所述串联电路的一端连接所述并联电路的另一端，所述串联电路的另一端作为第二电压连接端；及i个电阻RI、……、Rl1、及IMi，其中，电阻IM1的一端连接电阻RS1及串联电路 中连接RS1的电阻的连接点，另一端连接所述第一电压连接端，以此类推，电阻R4"的一端 连接电阻R3h及电阻R3i的连接点，另一端连接所述第一电压连接端，而电阻IMi的一端连 接电压输入端Vin，另一端连接所述第一电压连接端；即，所述串联电路中各个电阻之间的 连接点及所述第二电压连接端，分别通过电阻R4p……、R4h、及IMi连接所述第一电压连 接端。在本实施例中，所述第一电压连接端为电压输出端Vout，所述第二电压连接端为电压 输入端Vin。相应的，根据需要，可选择多个外部运算放大器以获得所需步长增益，每个外部运 算放大器的输出端均连接电压输出端Vout，其同相输入端接地，反相输入端分别连接相应 的各级增益输出点，即可获得对应的所需增益；其中，电阻R3i与所述并联电路连接的一端 为第一级增益输出点Gainl，所述串联电阻中，由所述串联电路连接所述并联电路的一端向 所述串联电路另一端排列的各个电阻之间的连接点，依次为第二级增益输出点Gain2至第 i级增益输出点Gaini。在阻值的选取上，所有串联电路中的电阻R3p……、!《"、及R3i阻值均等于第一 电阻Rl的阻值的平方除以第一电阻Rl及第二电阻R2的阻值之和，所有电阻R4p……、 R4"、及IMi的阻值，均等于第二电阻R2的阻值，即
Rl2R3i =......=R3n=R3i=-，IM1 ........ R4,, = R4, = R2。
1-1 1 R1 + R2则，计算第二级增益输出点与电压输出端Vout之间的阻值，即计算第一电阻R1、 第二电阻R2、电阻R3p电阻IM1的等效阻值
_1_二_1_二_1_— R1R2
ι H1ι Γ~ R1 + R2 πR1 + R2
R1R2 +R3 R4, R1R2 + Rl2 R2 R1R2 + R12 R2 R1 + R2 1Rl+ R2 R1+R2可以看到第一电阻Rl、第二电阻R2、电阻RS1、及电阻IM1的等效阻值即为第一电阻
R1、及第二电阻R2的等效阻值，即第二级增益输出点与电压输出端Vout之间的阻值等于第
一级增益输出点与电压输出端Vout之间的阻值。同理计算各级增益输出点与电压输出端
Vout之间的阻值，均等于第一级增益输出点Gainl与电压输出端Vout之间的阻值。
f \则Gainj=20*IoglO pipJ, =20*IoglO ^ ,其中，1 彡 j ( i。
κ κζ^Rly由上可得，事实上电阻R3i及电阻IM1构成一个单元，……，电阻及电阻IMp1构成一个单元，电阻R3i及电阻IMi构成一个单元，各个单元依次级联，每增加一个单元，对 数增益就增加一级，每减少一个单元，对数增益就减少一级，并且，除了电阻RS1及电阻R4” 单元的增加或减少不会影响整体电阻控制网络的阻值，使得通过简单的拓扑结构变化，就 能够得到所需的对数增益步长。多级对数增益最大电阻和最小电阻的比例只与单级增益有 关，即R2/R1，克服了现有技术中的多级对数增益中，最大电阻和最小电阻的比例与最大增 益成正比的缺陷。实施例四请参阅图5，本实施例中的电阻控制网络为多级对数增益的电阻控制网络，其同样 包括由并联的第一电阻Rl及第二电阻R2构成的并联电路，所述并联电路的一端作为
第一电压连接端；由i个顺次串联的电阻R3p……、!《"、及R3i构成的串联电路，所述串联电路的 一端连接所述并联电路的另一端，所述串联电路的另一端作为第二电压连接端；及i个电阻RI、……、Rl1、及IMi，其中，电阻IM1的一端连接电阻RS1及串联电路 中连接RS1的电阻的连接点，另一端连接所述第一电压连接端，以此类推，电阻R4"的一端 连接电阻R3h及电阻R3i的连接点，另一端连接所述第一电压连接端，而电阻IMi的一端连 接电压输入端Vin，另一端连接所述第一电压连接端；即，所述串联电路中各个电阻之间的 连接点及所述第二电压连接端，分别通过电阻R4p……、R4h、及IMi连接所述第一电压连 接端。与实施例三的不同之处在于，所述第一电压连接端为电压输入端Vin，所述第二电 压连接端为电压输出端Vout。外部运算放大器的连接、各电阻阻值的选取及各级增益输出点的排列与实施例三 相同，则可得到各级增益输出点与电压输入端Vin之间的阻值，均等于第一级增益输出点 Gainl与电压输入端Vin之间的阻值。
“R1R2、则Gainj=20”Ogl0^^ = 20”oglof芸],其中，丄 < j ^ i。
KJjV^y
V7同样的，电阻RS1及电阻IM1构成一个单元，……，电阻!《^及电阻IMp1构成一 个单元，电阻R3i及电阻IMi构成一个单元，各个单元依次级联，除了电阻RS1及电阻R41;单 元的增加或减少不会影响整体电阻控制网络的阻值，使得通过简单的拓扑结构变化，就能 够得到所需的对数增益步长。对于多级对数增益最大电阻和最小电阻的比例只与单级增益 有关，即R1/R2，克服了现有技术中的多级对数增益中，最大电阻和最小电阻的比例与最大 增益成正比的缺陷。由上述实施例可得，本发明具有如下优点1、通过设计R1/R2或R2/R1的值，本发明提出的电阻网络可以对小步长的对数增 益精确设计。2、通过级联的方法，对于大范围的对数增益要求，由于本发明提出的电阻控制网 络，特别是多级对数增益控制网络的最大电阻和最小电阻的比例只与单级增益有关，使得电阻值的选取不需要差别很大，大大减小了芯片面积。3、在本发明中，无论增益大小，其输入阻抗相对恒定，利于前级驱动电路的设计。4、在本发明中，可以完全保证增益的单调性。5、在本发明中，重复的电路拓扑结构使得设计简单明了，各种对数增益步长更容易实现。以上实施例仅用以说明而非限制本发明的技术方案。不脱离本发明精神和范围的任何修改或局部替换，均应涵盖在本发明的权利要求范围当中。
权利要求
一种用于对数增益放大器的电阻控制网络，其特征在于，包括由并联的第一电阻及第二电阻构成的并联电路、所述并联电路的一端作为第一电压连接端；第三电阻、所述第三电阻的一端作为第二电压连接端，其另一端连接所述并联电路的另一端。
2.如权利要求1所述的用于对数增益放大器的电阻控制网络，其特征在于所述第一 电压连接端为电压输出端，所述第二电压连接端为电压输入端。
3.如权利要求1所述的用于对数增益放大器的电阻控制网络，其特征在于所述第一 电压连接端为电压输入端，所述第二电压连接端为电压输出端。
4.如权利要求2或3所述的用于对数增益放大器的电阻控制网络，其特征在于所述 电压输出端连接外部运算放大器的输出端，所述并联电路与所述第三电阻连接的一端，连 接所述外部运算放大器的反相输入端。
5.如权利要求1或2或3所述的用于对数增益放大器的电阻控制网络，其特征在于 所述第三电阻的阻值等于所述第一电阻阻值的平方除以所述第一电阻及所述第二电阻的 阻值之和。
6.如权利要求5所述的用于对数增益放大器的电阻控制网络，其特征在于还包括第 四电阻，所述第四电阻的一端连接所述第二电压连接端，其另一端连接所述第一电压连接 端，且其阻值等于所述第二电阻的阻值。
7.一种用于对数增益放大器的电阻控制网络，其特征在于，包括由并联的第一电阻及第二电阻构成的并联电路、所述并联电路的一端作为第一电压连 接端；由i个串联的电阻构成的串联电路、所述串联电路的一端连接所述并联电路的另一 端，其另一端作为第二电压连接端；及分别将所述串联电路中各个电阻之间的连接点及所述第二电压连接端，与所述第一电 压连接端相连接的i个电阻；其中，所述串联电路中所有电阻的阻值均为所述第一电阻阻值的平方除以所述第一电 阻及第二电阻的阻值之和，所述i个电阻的阻值均等于所述第二电阻的阻值，i为大于或等 于2的整数。
8.如权利要求7所述的用于对数增益放大器的电阻控制网络，其特征在于所述第一 电压连接端为电压输出端，所述第二电压连接端为电压输入端。
9.如权利要求7所述的用于对数增益放大器的电阻控制网络，其特征在于所述第一 电压连接端为电压输入端，所述第二电压连接端为电压输出端。
10.如权利要求8或9所述的用于对数增益放大器的电阻控制网络，其特征在于所述 串联电路与所述并联电路的连接点为第一级增益输出点；所述串联电阻中，由所述串联电 路连接所述并联电路的一端向所述串联电路另一端排列的各个电阻之间的连接点，依次为 第二级增益输出点至第i级增益输出点，每一级的增益输出点通过连接对应的外部运算放 大器的反相输入端，能够获得相应的增益。
11.如权利要求10所述的用于对数增益放大器的电阻控制网络，其特征在于所述所 有外部运算放大器的输出端均连接所述电压输出端。
全文摘要
本发明揭示了一种用于对数增益放大器的电阻控制网络，包括并联电路、所述并联电路的一端作为第一电压连接端；第三电阻、所述第三电阻的一端作为第二电压连接端，其另一端连接所述并联电路的另一端。本发明还揭示了一种用于对数增益放大器的电阻控制网络，包括并联电路、所述并联电路的一端作为第一电压连接端；由i个串联的电阻构成的串联电路、所述串联电路的一端连接所述并联电路的另一端，其另一端作为第二电压连接端；及分别将所述串联电路中各个电阻之间的连接点及所述第二电压连接端，与所述第一电压连接端相连接的i个电阻。本发明的有益效果在于大大缩小了芯片面积，且在增益增加的同时，使得输入阻抗相对恒定。
文档编号H03G3/30GK101800521SQ20101010789
公开日2010年8月11日 申请日期2010年2月9日 优先权日2010年2月9日
发明者许刚 申请人:上海山景集成电路技术有限公司