用于对扩展时钟信号频谱的系统的参数估计的方法和设备的利记博彩app

专利名称：用于对扩展时钟信号频谱的系统的参数估计的方法和设备的利记博彩app
技术领域：
本公开总体上涉及电子电路，更具体地，涉及包括产生一个或多个周期信号的元件、实施一种用于扩展该周期信号的辐射的频谱的方法的电路。本公开更具体地涉及对用于扩展周期信号的频谱的方法的参数的估计。
背景技术：
通常由至少一个时钟信号为同步电子电路计时。在工作时，这种电路可发射出具有频谱的电子辐射，该频谱包括在时钟信号频率的主谱线和在谐波频率的第二谱线。在时钟信号频率的谱线集中了大部分辐射功率。这可能会导致与相邻电子电路的电磁干扰。例如，对包括可能会发射出干扰相邻电路的辐射的高速串联的电子电路来说，情况确实如此。
为了降低由同步电子电路发射的辐射的主谱线的功率，一种可能的方法是随着时间的推移而稍微改变时钟信号的频率，以扩展发射的电磁辐射的频谱。在下文中，这种用于扩展时钟信号的频谱(常被称为扩频时钟(SSC))的方法将被称为SSC方法。
一种SSC方法通常包括执行时钟信号的频率的调制或者SSC调制。大多数情况下，利用周期性的三角信号对时钟频率进行调制，该周期性的三角信号由两个参数定义调制周期Tnrod和调制比Rm。d。比率Rm。d通常被定义为最大时钟频率和最小时钟频率之间的差的一半与参考频率(例如，时钟信号的平均频率)的比率。
估计通过电子电路实施的SSC方法的参数是困难的。实际上，尽管通过对电子电路发射的辐射的频谱分析，可相对容易地确认缺乏SSC的实施，然而，为了确定实际实施的 SSC方法是否对应于期望的SSC方法，基于对电路的时钟信号的分析来确定SSC方法的参数会更加困难。通常，这只能通过相对复杂的专用工具来执行，在成本和时间方面，不能想象使用该相对复杂的专用工具来测试以工业规模生产的电子电路。

发明内容
本公开的目的在于提供一种简单、快速且经济有效实施的用于估计电子电路使用的SSC调制的参数的方法。
本公开的目的还在于提供一种用于估计由电子电路实施的SSC调制的参数的设备，其使得仅对电子电路作很少修改。
因此，为了实现所有或部分这些目的以及其他目的，本公开的实施方式提供了一种用于对根据调制周期扩展第一周期信号的频谱的系统的参数进行估计的方法。该方法包括以下步骤利用第二周期信号对第一信号进行采样；基于采样结果确定第一信号和第二信号同步的每次出现；在每次采样时递增第一计数器，该第一计数器在每次所述出现时重置；在每次所述出现时存储第一计数器在重置之前的最后值；当所述最后值大于阈值时， 提供处于第一水平的第三周期信号，当所述最后值小于阈值时，提供处于第二水平的第三周期信号；以及基于第三信号的周期确定调制周期。
根据实施方式，由调制比进一步定义该扩展系统。该方法进一步包括以下步骤在每次所述出现时，递增第二计数器，在每个所述发生根据所述最后值和所述阈值的比较，递增第三计数器，以及基于第三计数器和第二计数器的比率确定调制比。
根据实施方式，该方法进一步包括以下步骤确定对应于第二周期信号的确定的周期数量的第一时间周期，确定对应于第三周期信号的确定的周期数量的第二时间周期， 该第三周期信号与第二周期信号的频率相同并且没有抖动，以及基于第二时间周期和第一时间周期之间的比率校正调制周期和调制比。
根据实施方式，该方法进一步包括以下步骤将采样结果提供给由该第二信号触发的移位寄存器的输入端，确定第一数量和第二数量，所述第一数量对应于处于第一状态的当前字的比特数量，所述当前字由移位寄存器的并行输出形成，所述第二数量对应于处于第二状态的当前字的比特数量，以及计算第一数量等于第二数量的出现次数。
根据实施方式，该方法进一步包括以下步骤将采样结果提供给由该第二信号触发的移位寄存器的输入端，将当前字的至少第一状态和最后状态与至少一个参考字进行比较，所述当前字由移位寄存器的并行输出形成，以及计算参考字的出现次数。
根据实施方式，参考字的第一比特和最后比特处于相反的状态。
根据实施方式，参考字包括前半比特和后半比特，每个都包括相同数量的处于第一状态的比特和相同数量的处于第二状态的比特。
根据实施方式，参考字的比特数量在4到12的范围之间。
实施方式还提供了一种用于对根据调制周期扩展第一周期信号的频谱的系统的参数估计的设备。该设备包括具有接收第一周期信号的输入端的移位寄存器，所述第一周期信号由第二周期信号采样；用于基于采样结果确定第一信号和第二信号同步的每次出现的单元；在每次所述出现时每个采样重置的第一计数器；在每次所述出现时包含第一计数器的重置之前的最后值的存储器；用于当所述最后值大于阈值时确定处于第一水平的第三二进制信号，以及当所述最后值小于阈值时确定处于第二水平的第三二进制信号的单元；以及用于基于第三信号的周期确定调制周期的单元。
根据实施方式，通过调制比进一步定义该扩展系统。该设备进一步包括对每个所述出现计数的第二计数器；当所述最后值大于或小于阈值时，对每个所述出现计数的第三计数器；以及用于基于第三计数器和第二计数器的比率确定调制比的单元。
在实施方式中，系统包括用于产生扩频时钟信号的装置；以及用于估计扩频时钟信号的调制周期的装置，用于估计的装置包括用于使用采样时钟信号对该扩频时钟信号采样的装置；用于跟踪该扩频时钟信号和采样时钟信号之间同步的出现的装置；以及用于基于该对同步出现的追踪产生二进制信号的装置。在一个实施方式中，用于采样的装置包括移位寄存器。在一个实施方式中，用于追踪的装置包括模式检测器。在一个实施方式中，用于追踪的装置包括计数器。在一个实施方式中，用于产生二进制信号的装置包括比较器。在一个实施方式中，该系统进一步包括用于估计扩频时钟信号的调制比的装置。
在一个实施方式中，系统包括扩频时钟产生器，其被配置为产生扩频时钟信号； 以及调制周期估计器，其具有采样器，其被配置为使用采样信号对扩频时钟信号进行采样；同步检测器，其被配置为检测该扩频时钟信号和采样信号之间同步的出现；以及调制周期检测器，其被配置为基于该检测到的出现估计扩频时钟信号的调制周期。在一个实施方式中，该采样器包括多个触发器。在一个实施方式中，该同步检测器包括移位寄存器和模式检测器。在一个实施方式中，该调制周期检测器包括采样计数器，其被配置为计算采样时钟的周期；存储器，其被配置为存储该采样计数器的输出；以及比较器，其被配置为将存储的采样计数器的输出与阈值进行比较并基于该比较产生表示调制周期的信号。在一个实施方式中，该调制周期检测器进一步包括计数器，其被配置为计算表示调制周期的信号从低状态到高状态的转换的次数。在一个实施方式中，该系统进一步包括调制比估计器，其被配置为估计该扩频时钟信号的调制比。在一个实施方式中，该调制比估计器包括同步出现计数器，其被配置为计算检测到的同步的出现的次数；阈值计数器，其被配置为计算存储的采样计数器的输出小于阈值的出现的次数；以及除法器，连接到该同步出现计数器和该阈值计数器。在一个实施方式中，该调制周期估计器被配置为补偿采样信号中的抖动。
在一个实施方式中，估计电子设备中的扩频时钟的调制周期的方法包括利用采样时钟频率对扩频时钟信号进行采样；追踪该扩频时钟信号和该采样时钟信号之间的同步的出现；基于对同步的出现的追踪产生周期信号；以及基于产生的周期信号的周期估计调制周期。在一个实施方式中，该方法进一步包括对同步的出现进行计数；以及基于该对同步的出现的计数估计该扩频信号的调制比。
在下面的结合附图对示例性实施方式的非限制性的说明中，将详细地讨论上述目的、特征和优点。


通过下面结合附图以举例说明但不限制的形式所详细描述的实施方式，前述和其他目的、特征、方面和优点将会变得明显，其中 图1示意性地示出了实施SSC调制的锁相环的例子； 图2示出了应用SSC调制的周期信号的频率的变化曲线的例子； 图3示出了参考信号的例子的时序图，以及应用SSC调制的观测信号的例子的时序图； 图4和图5示出了信号变化曲线的例子，该信号变化曲线示出了根据实施方式的用于估计SSC调制参数的方法； 图6以框图的形式示意性的示出了根据实施方式的用于估计SSC调制参数的电路的实施方式； 图7示意性地示出了图6的电路的细节； 图8示出了由图7的电路使用的模式的例子； 图9示出了参考信号的另一个例子的时序图，以及应用SSC调制的观测信号的时序图；以及 图10以时序图的形式示出了低频抖动现象，该低频抖动现象影响由图6的电路使用的参考信号。
具体实施例方式为清楚起见，在不同的附图中使用相同的参考数字来表示相同的元件。此外，已经示出的和将要描述的只是那些有助于理解本公开的步骤和元件。特别是，没有说明所涉及到的电路中的除了用于估计SSC调制参数的实际电路之外的其他部分，此处的本公开还与任何对使用SSC调制的时钟信号的进行开发的传统的电子电路兼容。
图1示出了用于提供实施SSC调制的时钟信号CK。ut的电路10的实施方式。电路 10对应于接收时钟信号CKin并且以频率F。ut输出时钟信号CK。ut的锁相环(PLL)。例如，时钟信号CKin是由压电振荡器提供的信号。电路10包括接收一个输入时钟信号CKin和信号 S1并输出代表信号CKil^n &之间的相位差的信号&的相位比较器12。信号&驱动从信号 Sc向压控振荡器16 (VCO)提供S' c的低通滤波器14。振荡器16以基于信号S" c的频率输出时钟信号CK。ut。除法器18接收信号CK。ut并输出信号S1，信号&的频率等于信号CK。ut 的频率除以分频系数Μ。
为了扩展时钟信号CK。ut的频谱，电路10包括为除法器18提供控制信号COM的扩频时钟电路20 (SSC)。扩频时钟电路20能够接收信号&。除法器18能够根据信号COM修改系数M。系数M的变化转化为以中心频率Ftl为中心的信号CK。ut的频率F。s。的调制。
图2示出了用于示例性的SSC调制的信号CK。ut的振荡频率F。s。的变化曲线22的例子。频率F。s。根据周期为Tm。d的周期性的三角调制(对应于频率Fm。d)在以中心频率Ftl为中心的最小频率F1和最大频率F2之间变化。频率F2和频率F1之间的差的一半与中心频率 F0的比率称为调制比Rm。d。根据另外一个定义，调制比Rnrod可对应于频率F2和频率F1之间的差与频率F2或&的比率。根据另外一个例子，调制可为正弦调制。那么它也可以由调制周期Tmpd和调制比Rm。d定义。
根据实施方式的估计方法包括基于对应用SSC调制的时钟信号的分析，确定由扩频时钟电路20实施的SSC调制的参数Tm。d和Rm。d。为了达到这个目的，将应用SSC调制的观测信号与周期性的参考信号CKMf进行比较。周期性的参考信号CK&可为由产生周期信号的电路提供的信号。例如，由压电振荡器直接提供的时钟信号，由锁相环提供的时钟信5寸。
图3示出了应用SSC调制(例如，图2中的SSC调制)的观测周期信号CK。bs的例子的时序图，以及频率为Fref、周期为TMf的周期性的参考信号Ckref的时序图。在这个例子中，信号CK-和CKref是在两个状态之间变化的二进制信号高状态(状态“1”)和低状态 (状态“0”)。为了简单起见，假设信号边沿是瞬变的。事实上，信号边沿在高和低这两个状态之间以及相反地在低和高这两个状态之间是倾斜的。然而，这不会改变本公开的原则。
在当前的例子中，假设信号CK。bs和CK&的频率彼此接近，并且假设调制周期Tnrod 远大于信号CKMf的周期。为了便于说明，我们认为频率Fref稍大于要被观测的信号CK。bs的最大频率F2。假设在时刻、信号是同步的，在每个时钟周期，信号CK。bs相对于信号CKref的相移以相同的值At基本上连续地增长，直到这两个信号在时刻tm再次同步，在参考时钟信号CK,ef的j+Ι个周期之后，在这个过去的时间TB，观测信号CK。bs只有j个周期。由于通过SSC调制对信号CK。bs的频率进行调制，所以持续时间TB不是固定的，而是周期性地变化。
根据实施方式的估计方法使用了 BCC计数器，该BCC计数器在参考时钟信号CKref 的每个上升(或下降)边沿递增，在信号CK。bs和CK&的每次同步时重置。因此，重置之前的BCC计数器的值称为BCCm，其对应于在时间TB中参考时钟信号CKref的上升(或下降) 边沿的数量。
图4示出了当SSC调制是图2所示出的类型时，值BCCm根据参考信号CK,ef的上升沿变化的曲线30的例子。在当前的例子中，参考信号CKref的频率Fref略大于观测信号CKobs的最大频率F2。作为例子，频率Fref为607. 5MHz，信号CK。bs的中心频率F。为600MHz，调制比Rm。d为1%，调制频率Fm。d为60KHz。曲线30根据工作时间窗Window而确定并穿过点 31，每个点31的横坐标都为多个周期的信号CKref,在该多个周期的信号CK&处，信号CKref 和CK。bs同步，每个点31的纵坐标都为重置BCC计数器前的值BCCm。曲线30以与调制周期 Tnrod相同的周期而周期性地变化。为了确定调制周期Tnrod，根据实施方式的方法包括将值 BCCm与阈值Th进行比较，并且当值BCCm大于阈值Th时，提供第一状态的二进制信号SSC_ Detect，例如，“ 1 ”，以及当值BCCm小于阈值Th时，提供第二状态的二进制信号SSC_Detect， 例如，“0”。曲线32示出了当阈值Th等于100时，从曲线30获得的信号SSC_Detect的变化。信号SSC_Detect是周期信号，其具有对应于调制周期Tnrod的周期。从而通过用时间窗 Window除以已经在时间窗Window期间存在的信号SSC_Detect的上升(或下降)边沿的数量，就能够获得SSC调制的调制周期Tm。d。
为了确定调制比Rm。d，申请人已表明，通过单调函数将信号SSC_Detect的占空比 CYC与调制比Rnrod相联系。因此，确定了占空比CYC，就能够获得调制比Rm。d。为了确定占空比CYC，根据本发明的实施方式的方法使用了两个计数器BEC和BTC。计数器BEC每次递增，即，信号CK,ef和CK。bs的每次同步，就可获得新的值BCCm。每当获得的新值BCCm小于阈值Th时，计数器BTC递增。计数器BEC和BTC之间的比率对应于信号SSC_Detect的占空比 CYC0 图5示出了比率CYC根据针对图4的曲线30和阈值Th获得的调制比Rnrod而变化的曲线34的例子。因此，可从比率CYC获得调制比Rm。d。
图6以框图的形式示意性地示出了根据实施方式的测试电路35。通过至少一个第一触发器40对信号CK。bs采样，并且优先地通过两个串联的触发器40和41对信号CK。bs采样，其中触发器41的数据输入端D连接到触发器40的输出端Q。信号CKref施加到触发器 40和41的时钟输入端。双采样降低了与触发器的建立和保持时间以及信号CK。bs和CKref 的边沿倾斜有关的不确定性。
该采样结果被应用到移位寄存器42的输入端，该移位寄存器42优选地由串联的D 触发器组成，D触发器分别具有它们的输出端α到Qn，输出端A到ι平行地输出到模式检测器44(模式检测)。作为例子，寄存器42的比特的数量η在4到12范围之间。检测器的作用是从比特A到I来确定信号CK。bs和CK&何时同步。如在下文中所更加详细地描述的那样，这可通过对连续的比特字A到I与至少一个参考模式进行比较来获得。电路44连接到BEC计数器45和BCC计数器46。BCC计数器46在参考时钟信号CKref的每个上升边沿递增。每个时间电路44检测信号CK。bs和CKref的同步，它重置BCC计数器46并递增BEC计数器45。重置之前的最后的值BCCm存储在存储器47 (BCC存储器)中。电路35包括存储器48 (阈值)，例如，寄存器，其中存储了阈值Th的值。通过比较器49对每个新值BCCm和阈值 ι进行比较。比较器49输出信号SSC_Detect。例如，当值BCCm大于阈值Th时，将信号SSC_Detect设置为高状态，以及当值BCCm小于阈值Th时，将信号SSC_Detect设置为低状态。电路35包括单元50 (Tfflod检测)，其检测信号SSC_Detect何时从低状态切换到高状态(或者从高状态切换到低状态)。作为例子，单元50包括计数器，每当信号SSC_Detect 从低状态切换到高状态，计数器递增。电路35包括BTC计数器51，每当确定新值BCCm，且该值小于阈值Th时，该BTC计数器51递增。BTC和BEC计数器的值被提供给确定BTC计数器和BEC计数器之间的比率的除法器52 (DIV)，该比率存储在存储器53(BTC/BEC)中。
电路35包括存储器M(End)，其中存储了参考时钟信号CK,ef的周期的总数Τ0Τ， 电路35在该参考时钟信号CK,ef期间工作。通过提供信号Win_open的比较器55将BEC计数器与阈值TOT进行比较。作为例子，当BEC计数器小于阈值TOT时，将信号Win_open设置为第一状态，例如，“0”，当BEC计数器大于或等于阈值TOT时，将信号Win_open设置为第二状态，例如，“1”。
最初，BCC、BEC和BTC计数器都为0，并且信号Win_open处于状态“0”。在时钟信号CK,ef的第一上升边沿，信号Win_open切换到“0”。电路35工作直到信号Win_open切换到 “1”。
例如，通过将工作时间窗Window的持续时间，即信号Win_open为“0”的持续时间除以计数器50的值，可获得调制周期Tm。d。可通过存储在存储器53中的处于工作时间窗Window末端的值和可能存储在查找表类型的存储器(未示出)中的曲线34获得调制比
Rmod0 可将由电路35提供的调制周期Tnrod和调制比Rnrod的值与参考值进行比较。相对于参考值的太大差距意味着应用于观测信号CK。bs的SSC调制与期望的SSC调制不对应。
通过假定在同步边沿之前到来的信号CK。bs的采样和同步边沿之后的信号CK。bs的采样具有相反值，可执行电路35对信号CK。bs和CK&之间的同步边沿的检测。
实施方式提供了将存储在移位寄存器42中的字与参考模式进行的比较，以估计信号CKref和CK。bs之间的公共上升边沿的存在，该移位寄存器42由参考信号CKm驱动，并且它具有接收要被测量的采样信号CK。bs的数据输入端。作为例子，参考模式包括分布于前半比特和后半比特的偶数个比特。本实施方式提供了检测信号CKMf和CK。bs之间的同步边沿的存在，其实质上发生在包括在移位寄存器42中的字的一半。为了这个目的，根据实施方式，参考模式的前半比特处于相同的状态，并且参考模式的后半比特处于相反的状态。
图7示意性地示出了检测电路44的例子。从功能上看，该电路包括比较器 60 (COMP)，该比较器60对由寄存器42提供的字仏到化(可能通过临时存储元件62传输) 和相对的参考字(例如，该参考字存储在存储元件63中或在电路中以电报的形式发送)进行比较。根据实施方式，前半比特B^jBn72处于第一状态，例如“1”，并且后半比特Bivm到于相反的状态，例如“0”。将模式与连续出现在移位寄存器42的输出端的字进行比较， 并且它的发生频率表明信号CKMf和CK。bs之间的同步边沿的数量。
为了考虑到同步边沿周围的信号CK。bs的可能的采样波动，例如，由于采样不准确， 可能会先后将多个参考模式与包括在移位寄存器42中的字进行比较，通过位于参考模式中部的比特，所述参考模式相互不同，如果移位寄存器42中包括的字的前半部分中处于同一状态的比特的数量与移位寄存器42中包括的字的后半部分中处于相反状态的比特的数量相同，那么可以推断存在同步边沿。
图8示出了考虑到信号CK。bs的波动而可能会由比较器60使用的参考模式的例子。 作为例子，对于模式M，比特B1到民/h处于“1”状态，并且比特Bn72t2到Bn处于“0”状态。 比特Bn72处于“0”状态，并且比特Bivm处于“ 1”状态。对于模式M’，比特B1到B /2_2处于 “ 1，，状态，并且比特Bn/2+3到Bn处于“0”状态。比特Bn/H和Bn72tl处于“0”状态，并且比特 Bn72和Bn^2处于“1”状态。
根据另外一个实施方式，为了估计信号CKMf和CK。bs之间的公共上升或下降边沿的存在，检测电路44计算包括在移位寄存器42中的字的处于“0”状态的比特的数量和处于“1”状态的比特的数量。在处于“0”状态的比特的数量和处于“1”状态的比特的数量相等的情况下，认为信号CKMf和CK。bs同步。
在先前所描述的实施方式中，我们已经认为选择的参考信号CK,ef的频率与要被观测的信号CK。bs的频率大约处于同一数量级。
图9是与图3类似的附图，其中已经进一步地示出了参考信号CK ‘ ref,该参考信号的频率F' 以等于2的系数K小于信号CKref的频率Fref。更一般地，系数K可为大于或等于2的实数。当使用信号CK' ,ef时，测试电路35的工作与先前已经描述过的相同。然而，与先前结合图4描述的实施方式相比，鉴于对要被观测的信号CK。bs较少的采样，将获得的值BCCm除以系数K。
由先前描述的测试方法执行的测量可能会受到抖动的影响，该抖动会影响参考时钟信号CKref。因此，由电路35提供的调制周期Tm。d和调制比Rm。d和信号CKMf有关。根据先前描述的实施方式的测试方法能够考虑到信号CKref的低频抖动。
图10示出了由电路35使用的包括抖动的参考时钟信号CK,ef的时序图，以及与信号CKrefW频率相同且不包括抖动的参考信号CK" 的时序图。实际的工作时间窗Window 对应于信号CKMf的确定数量的周期。理论上的工作窗Window’对应于信号CK" &的确定的相同数量的周期。由于抖动，窗口 Window’可能会大于或小于窗口 Window。申请人已表明，影响信号CKref的抖动实质上对应于具有确定行为的低频抖动。这意味着信号CKref的低频抖动可表现为窗口 Window和窗口 Window，之间的差别。窗口 Window和窗口 Window， 之间的比率可称为校正系数Corr。校正后的调制周期T' m。d等于调制周期Tm。d与校正系数Corr的乘积，并且校正后的调制比R' m。d等于调制比Rm。d与校正系数Corr的乘积。可从信号Win_open获得工作时间窗Window。
当然，本领域技术人员可能会对实施方式进行各种变型和修改。特别是，尽管已经结合由锁相环提供的时钟信号描述了本公开，但是它更普遍地适用任何时钟信号源。例如， 在一些实施方式中，由频率合成器提供该信号。
此外，尽管已经假定时钟信号的陡峭边沿，但是实际上，不同触发器的触发取决于它们的结构以及它们在记录状态所需的保持时间和建立时间方面的特征。然而，这不会改变以上所讨论的工作。
此外，基于根据本申请给出的上述功能性指示，本领域技术人员能够实现这些实施方式，特别是涉及到的对参考模式的比特数量的设置、测量频率的设置和检测阈值的设置。而且，形成要与参考模式进行比较的字的比特的数量可包括移位寄存器的所有或部分输出。
我们的意图是将这样的变型、修改和改进作为本公开的一部分，并且意图使其在本公开的精神和范围之内。相应地，前面的描述仅是通过举例的方式，我们的意图并不是将其作为对本公开的限制。
根据一个实施方式，提供了包括适应于执行一个或多个上述方法的计算机程序的计算机可读介质。该介质可为物理存储介质(比如只读存储器(ROM)芯片)或者磁盘(比如数字多功能磁盘(DVD-ROM)或压缩光盘(⑶-ROM))。在一个实施方式中，可能会使用导线上的电子信号、光信号或者无线电信号(例如卫星或类似物)，以使计算机设备执行一个或多个上述方法。本公开还延伸到运行软件或代码的处理器，例如，被配置为执行一个或多个上述方法的计算机。
可合并上述各种实施方式以提供更多的实施方式。在该说明书中提到的和/或申请数据表中列出的所有美国专利、美国专利申请的出版物、美国专利申请、外国专利、外国专利申请和非专利出版物均通过引用的方式整体合并于此。如果需要应用各种专利、申请和出版物的原理以进一步提供更多的实施方式，可以修改实施方式的某些方面。
根据上述描述可对实施方式施行这些以及其他改变。一般来说，在所附的权利要求中，所使用的术语不应被解释为将权利要求限制到说明书中公开的具体实施方式
，而应该将权利要求解释为除了该权利要求有权享有的等价物的全部范围之外还包括所有可能的实施方式。相应地，权利要求不受本公开的限制。
权利要求
1.一种估计系统00)的参数的方法，所述系统根据调制周期(Tnrod)扩展第一周期信号 (CKobs)的频谱，所述方法包括以下步骤利用第二周期信号(CKref)对该第一信号采样； 基于采样结果确定第一信号和第二信号同步的每次出现； 在每次采样时递增第一计数器(BCC)，该第一计数器在每次所述出现时重置； 在每次所述出现时存储该第一计数器在重置之前的最后值(BCCm)； 当所述最后值大于阈值(Th)时，提供处于第一水平的第三周期信号(SSC_Detect)，当所述最后值小于所述阈值时，提供处于第二水平的第三周期信号(SSC_Detect)；以及基于第三信号的周期确定调制周期。
2.如权利要求1所述的方法，其中通过调制比(Rmd)进一步定义该扩展系统(20)，并且该方法进一步包括以下步骤在每次所述出现时，递增第二计数器(BEC)；在每次所述出现时，根据所述最后值(BCCm)和所述阈值(Th)的比较递增第三计数器 (BTC)；以及基于该第三计数器和第二计数器的比率确定该调制比。
3.如权利要求2所述的方法，进一步包括以下步骤确定第一时间周期(Window)，所述第一时间周期(Window)对应于第二周期信号 (CKref)的确定的周期数量；确定第二时间周期(Window’)，所述第二时间周期(Window’ )对应于第三周期信号 (CK' ref)的确定的周期数量，该第三周期信号(CK' ref)与该第二周期信号的频率相同并且没有抖动；以及基于该第二时间周期和第一时间周期之间的比率校正该调制周期(Tm。d)和调制比 mod) °
4.如权利要求1所述的方法，进一步包括以下步骤将采样结果提供给由该第二信号(CKref)触发的移位寄存器0 的输入端； 确定第一数量和第二数量，所述第一数量对应于处于第一状态的当前字的比特数量， 所述当前字由该移位寄存器的并行输出形成，所述第二数量对应于处于第二状态的该当前字的比特数量；以及计算第一数量等于第二数量的出现次数。
5.如权利要求1所述的方法，进一步包括以下步骤将采样结果提供给由该第二信号(CKref)触发的移位寄存器0 的输入端； 将当前字的至少第一状态和最后状态与至少一个参考字(M，M，)比较，所述当前字由该移位寄存器的并行输出形成；以及计算参考字的出现次数。
6.如权利要求1所述的方法，其中该参考字(M，M，)的第一比特和最后比特处于相反的状态。
7.如权利要求1所述的方法，其中该参考字(M，M’)包括前半比特和后半比特，每个都包括相同数量的处于第一状态的比特和相同数量的处于第二状态的比特。
8.如权利要求1所述的方法，其中参考字(M，M，)的比特数量在4到12的范围之间。
9.一种估计系统00)的参数的设备(35)，所述系统OO)根据调制周期(Tnrod)扩展第一周期信号(CK。bs)的频谱，所述设备包括移位寄存器(42)，所述移位寄存器0 具有接收该第一周期信号的输入端，该第一周期信号由第二周期信号(CKMf)采样；单元(44)，所述单元04)用于基于采样结果确定该第一信号和该第二信号同步的每次出现；每次采样的第一计数器(BCC)，所述第一计数器(BCC)在每次所述出现时重置； 存储器(47)，所述存储器07)包含在每次所述出现时该第一计数器的重置之前的最后值(BCCm)；单元(49)，所述单元09)用于当所述最后值大于阈值(Th)时确定处于第一水平的第三二进制信号(SSC_Detect)，以及当所述最后值小于该阈值时确定处于第二水平的第三二进制信号(SSC_Detect)；以及单元(50)，所述单元(50)用于基于该第三信号的周期确定调制周期。
10.如权利要求9所述的设备，其中通过调制比(Rnrod)进一步定义该扩展系统(20)，并且该设备进一步包括每次所述出现的第二计数器(BEC)；当所述最后值(BCCm)大于或小于该阈值(Th)时每次所述出现的第三计数器(BTC)；以及用于基于该第三计数器和该第二计数器的比率确定调制比的单元(53)。
全文摘要
本发明公开了一种用于对扩展第一周期信号的频谱的系统的参数估计的方法，所述系统根据调制周期扩展第一周期信号的频谱。实施方式包括以下步骤利用第二周期信号对该第一信号进行采样；基于采样结果确定该第一信号和第二信号同步的每次出现；在每次采样时递增第一计数器，该第一计数器在每次所述出现时重置；在每次所述出现时存储该第一计数器重置前的最后值；当所述最后值大于阈值时，提供处于第一水平的第三周期信号，并且当所述最后值小于该阈值时，提供处于第二水平的第三周期信号；以及基于该第三信号的周期确定调制周期。
文档编号H03K5/19GK102187576SQ200980140756
公开日2011年9月14日 申请日期2009年9月29日 优先权日2008年10月13日
发明者埃尔韦·莱-加尔 申请人:意法半导体(格勒诺布尔)公司