专利名称：级联放大器和用于控制级联放大器的电流的方法
技术领域：
本发明是关于级联(cascode)放大器，更具体的，是关于级联放大器和用于控制 级联放大器电流的方法。
背景技术：
图1是传统级联电流镜100的示意图。级联电流镜100包括四个晶体管M1-M4和 电流源Ii。级联电流镜100的功能是使晶体管M1、M2复制(或镜像)流经晶体管M3、M4的 电流(即电流源Ii提供的电流)。但在级联电流镜100中，晶体管M2、M4可能不运作在同 一区例如，晶体管M2运作在饱和区，而晶体管M4运作在三极管区(triode region)。因 此，节点N2与节点N4的电压电平可能不接近，所以节点m的电压电平不能追踪节点N3的 电压电平，导致晶体管M1、M2的电流不能很好的对电流源“提供的电流进行相应的镜像。此外，为达到较好的放大器性能，例如增益和噪声系数(Noise Figure, NF)，典型 情况下会选择短沟道器件，短沟道器件的设计规则中沟道具有最小的长度。但是，具有较短 沟道长度的晶体管更易遭受公知的沟道长度调制效应的影响。图2是晶体管Id_VDS特性的 示意图，其中、是晶体管电流，VDS是晶体管漏极和源极之间的电压差。在沟道长度调制效 应严重时，Id随VDS快速增加(即当晶体管运作在饱和区时，曲线210的斜率很大)。因此， 在深度次微米(sub-micro)工艺中，由于沟道长度短，即使晶体管Ml、M3都运作在饱和区， 也难以保持稳定的电流镜像率。也就是说，由于如图1所示的节点N2、N4之间存在电压差， 晶体管M1、M3的电流不能满足要求。
发明内容
有鉴于此，本发明提供一种级联放大器和用于控制级联放大器电流的方法。本发明提供一种级联放大器，包含一输入信号端；一输出信号端；一第一晶体管 和一第二晶体管，其中，该第一晶体管和该第二晶体管中的每个都具有栅极、第一电极和第 二电极，该第一晶体管的第一电极耦接于该第二晶体管的第二电极，该第一晶体管的栅极 耦接于该输入信号端，该第二晶体管的第一电极耦接于该输出信号端；一第三晶体管和一 第四晶体管，其中，该第三晶体管和该第四晶体管中的每个都具有栅极、第一电极和第二 电极，该第三晶体管的第一电极耦接于该第四晶体管的第二电极，该第三晶体管的栅极、 该第四晶体管的栅极分别耦接于该第一晶体管的栅极、该第二晶体管的栅极；以及一偏置 (bias)电路，耦接于该第四晶体管的第一电极，用于偏置该第四晶体管的第一电极的一电 压电平，以使得该第二晶体管和该第四晶体管运作在同一区。本发明提供一种用于控制级联放大器电流的方法，包含提供一第一晶体管和一 第二晶体管，其中该第一晶体管和该第二晶体管中的每个具有栅极、第一电极和第二电极， 该第一晶体管的第一电极耦接于该第二晶体管的第二电极，该第一晶体管的栅极耦接于一 输入信号端，该第二晶体管的第一电极耦接于一输出信号端；提供一第三晶体管和一第四 晶体管，其中该第三晶体管和该第四晶体管中的每个具有栅极、第一电极和第二电极，该第
4三晶体管的第一电极耦接于该第四晶体管的第二电极，该第三晶体管的栅极、该第四晶体 管的栅极分别耦接于该第一晶体管的栅极、该第二晶体管的栅极；以及偏置该第四晶体管 的第一电极的一电压电平，使该第二晶体管、该第四晶体管运作在同一区。本发明提供的级联放大器和用于控制级联放大器电流的方法，使流经晶体管的电 流较少受到沟道长度调制效应的影响。
图1是描述传统级联电流镜的示意图。图2是晶体管Id_VDS特性的示意图。图3是根据本发明一个实施例的级联放大器的示意图。图4是根据本发明一个实施例的示范级联放大器的大略结构。图5是根据本发明一个实施例控制级联放大器电流的流程图。
具体实施例方式在说明书及后续的权利要求当中使用了某些词汇来指称特定元件。所属领域中具 有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及后续 的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为 区分的准则。在通篇说明书及后续的请求项当中所提及的“包括”和“包含”系为一开放式 的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此系包含任何直接及间接的电 气连接手段。间接的电气连接手段包括通过其它装置进行连接。说明书及权利要求中所用 表达“实质上”是指在可接受的差异范围内，本领域普通技术人员能够在该差异范围内解决 所述技术问题，基本达到所述技术效果。举例而言，电流镜电路中两个节点的电压电平“实 质上相等”是为保证特定晶体管运作在同一区，本领域普通技术人员能够理解的与“完全相 等”有一定差异的约等关系。图3是根据本发明一个实施例的级联放大器300的示意图。级联放大器300包括 四个金属氧化物半导体(M0S)晶体管M1-M4、四个电阻礼-礼、电流源L和偏置电路310，其 中偏置电路310包括M0S晶体管M5和电流源12。晶体管M1、M2级联(即晶体管Ml的漏极 在节点m耦接晶体管M2的源极)，晶体管M3、M4级联(即晶体管M3的漏极在节点N3耦 接晶体管M4的源极)，晶体管M3、M4的栅极分别耦接于晶体管Ml、M2的栅极。此外，晶体 管Ml的栅极耦接于级联放大器300的输入信号端，晶体管M2的漏极(即节点N2)耦接于 级联放大器300的输出信号端。请注意，在图3所示的级联放大器300中，晶体管Ml的漏极直接连接至晶体管M2 的源极，晶体管M3的漏极直接连接至晶体管M4的源极。在本发明的其它实施例中，晶体管 Ml的漏极可通过例如电阻的其它元件耦接至晶体管M2的源极，晶体管M3的漏极也可通过 例如电阻的其它元件耦接至晶体管M4的源极。这些替代设计均应落入本发明的范围。级联放大器300用于放大从输入信号端进入的输入信号Vin，并从输出信号端产 出输出信号Vout。晶体管M1、M2复制(或镜像)流经晶体管M3、M4的电流换言之，流经 晶体管Ml、M2的电流实质上等于流经晶体管M3、M4的电流，或是复制数倍流经晶体管M3、 M4的电流(即电流源L提供的电流)。因此，为使晶体管M4漏极的电压电平实质上接近甚至等于晶体管M2漏极的电压电平(也就是使节点N2、N4的电压电平实质上相等)，级联放 大器300提供偏置电路310，以偏置晶体管M4漏极(节点N4)的电压电平。当节点N2、N4 的电压电平实质上接近或相等时，晶体管M1、M2的电流就可精确镜像流经晶体管M3、M4的 电流。在偏置电路310中，晶体管M5的栅极耦接至晶体管M4的漏极(即节点N4)，晶体 管M5的源极耦接至晶体管M3的栅极(即节点N5)，且电流源12提供预设电流至晶体管M5。 在偏置电路310的运作中，由于流经晶体管M5的预设电流和节点N5的固定电压电平，节点 N4的电压电平将偏置固定的电压电平，例如偏置节点N2的设计电压电平。因此，晶体管Ml、 M2的电流就可精确镜像流经晶体管M3、M4的电流。晶体管M2、M4通常运作在饱和区。但在本发明另一实施例中，晶体管M2、M4也可 运作在三极管区。只要节点N2、N4的电压电平实质上相等，且流经晶体管M1、M2的电流可 精确镜像流经晶体管M3、M4的电流，则这些替代设计均应落入本发明的范围。请注意，在级联放大器300中，所有晶体管M1-M5均为M0S晶体管。但在本发明另 一实施例中，级联放大器300也可用双极型晶体管(Bi-polar Junction Transistor,BJT) 实现(即用BJT代替M0S晶体管M1-M5)。本领域普通技术人员阅读关于级联放大器300的 上述描述后应当理解如何在上述设计中利用BJT实现级联放大器，因此此处省略进一步的 描述。图3所示的级联放大器300的偏置电路310只是本发明的一个实施例。只要节点 N2、N4的电压电平实质上相等，则偏置电路310还可用另一电路设计实现。图4是根据本发 明一个实施例的示范级联放大器400的大略结构。级联放大器400包括四个晶体管M1-M4、 四个电阻礼-礼、电流源L和偏置电路410。偏置电路410用于偏置节点N4的电压电平，以 使得节点N2、N4的电压电平实质上相等，流经晶体管M1、M2的电流可精确镜像流经晶体管 M3、M4的电流。级联放大器400的结构与图3所示的级联放大器300大体相似，因此此处 省略进一步的描述。类似的，在图4所示的级联放大器400中，晶体管Ml的漏极直接连接至晶体管M2 的源极，晶体管M3的漏极直接连接至晶体管M4的源极。在本发明的其它实施例中，晶体管 Ml的漏极可通过例如电阻的其它元件耦接至晶体管M2的源极，晶体管M3的漏极也可通过 例如电阻的其它元件耦接至晶体管M4的源极。这些替代设计均应落入本发明的范围。请参考图5。图5是根据本发明一个实施例控制级联放大器电流的流程图。以下 参考图4所示的级联放大器400和图5所示的流程图来描述控制级联放大器400电流的方 法。步骤500 提供晶体管Ml、M2，其中每个晶体管Ml、M2具有栅极、第一电极和第二 电极，晶体管Ml的第一电极耦接于晶体管M2的第二电极，晶体管Ml的栅极耦接于输入信 号端，晶体管M2的第一电极耦接于输出信号端。步骤502 提供晶体管M3、M4，其中每个晶体管M3、M4具有栅极、第一电极和第二 电极，晶体管M3的第一电极耦接于晶体管M4的第二电极，晶体管M3、M4的栅极分别耦接于 晶体管M1、M2的栅极。步骤504 偏置晶体管M4的第一电极的电压电平，使晶体管M2、M4运作在同一区。简而言之，本发明实施例的级联放大器包括用于使节点N2、N4的电压电平实质上
6相同的偏置电路。因此，即使在深度次微米工艺中晶体管尺寸较小且晶体管沟道长度较短， 流经晶体管的电流也可较少受到沟道长度调制效应的影响，且流经晶体管的电流可较精确 的进行镜像。 任何熟习此项技艺者，在不脱离本发明之精神和范围内，当可做些许的更动与润 饰，因此本发明之保护范围当视所附之权利要求所界定者为准。
权利要求
一种级联放大器，包含输入信号端；输出信号端；第一晶体管和第二晶体管，其中，该第一晶体管和该第二晶体管中的每个都具有栅极、第一电极和第二电极，该第一晶体管的第一电极耦接于该第二晶体管的第二电极，该第一晶体管的栅极耦接于该输入信号端，该第二晶体管的第一电极耦接于该输出信号端；第三晶体管和第四晶体管，其中，该第三晶体管和该第四晶体管中的每个都具有栅极、第一电极和第二电极，该第三晶体管的第一电极耦接于该第四晶体管的第二电极，该第三晶体管的栅极耦接于该第一晶体管的栅极、该第四晶体管的栅极耦接于该第二晶体管的栅极；以及偏置电路，耦接于该第四晶体管的第一电极，用于偏置该第四晶体管的第一电极的电压电平，以使得该第二晶体管和该第四晶体管运作在同一区。
2.如权利要求1所述的级联放大器，其特征在于，该偏置电路用于使该第四晶体管的 第一电极的该电压电平实质上等于该第二晶体管的第一电极的电压电平。
3.如权利要求1所述的级联放大器，其特征在于，该第一晶体管、该第二晶体管、该第 三晶体管、该第四晶体管是金属氧化物半导体晶体管，该偏置电路用于使该第二晶体管和 该第四晶体管运作在饱和区。
4.如权利要求3所述的级联放大器，其特征在于，该偏置电路用于使该第四晶体管的 第一电极的该电压电平实质上等于该第二晶体管的第一电极的电压电平。
5.如权利要求1所述的级联放大器，其特征在于，该偏置电路包含第五晶体管，其中，该第五晶体管的栅极耦接于该第四晶体管的第一电极；以及电流源，耦接于该第五晶体管，用于向该第五晶体管提供预设电流。
6.如权利要求5所述的级联放大器，其特征在于，该第三晶体管的栅极耦接在该第五 晶体管和该电流源之间；以及该第一晶体管的栅极通过电阻耦接该第三晶体管的栅极。
7.一种用于控制级联放大器的电流的方法，包含提供第一晶体管和第二晶体管，其中该第一晶体管和该第二晶体管中的每个具有栅 极、第一电极和第二电极，该第一晶体管的第一电极耦接于该第二晶体管的第二电极，该第 一晶体管的栅极耦接于输入信号端，该第二晶体管的第一电极耦接于输出信号端；提供第三晶体管和第四晶体管，其中该第三晶体管和该第四晶体管中的每个具有栅 极、第一电极和第二电极，该第三晶体管的第一电极耦接于该第四晶体管的第二电极，该第 三晶体管的栅极耦接于该第一晶体管的栅极，以及该第四晶体管的栅极耦接于该第二晶体 管的栅极；以及偏置该第四晶体管的第一电极的电压电平，使该第二晶体管、该第四晶体管运作在同一区。
8.如权利要求7所述的用于控制级联放大器的电流的方法，其特征在于，偏置该第四 晶体管的第一电极的该电压电平使该第二晶体管和该第四晶体管运作在同一区的步骤包 含偏置该第四晶体管的第一电极的该电压电平，使该第四晶体管的第一电极的该电压电 平实质上等于该第二晶体管的第一电极的电压电平。
9.如权利要求7所述的用于控制级联放大器的电流的方法，其特征在于，该第一晶体 管、该第二晶体管、该第三晶体管、该第四晶体管是金属氧化物半导体晶体管，且偏置该第 四晶体管的第一电极的该电压电平使该第二晶体管和该第四晶体管运作在同一区的步骤 包含偏置该第四晶体管的第一电极的该电压电平，使该第二晶体管、该第四晶体管运作在 饱和区。
10.如权利要求9所述的用于控制级联放大器的电流的方法，其特征在于，偏置该第四 晶体管的第一电极的该电压电平使该第二晶体管和该第四晶体管运作在同一区的步骤包 含偏置该第四晶体管的第一电极的该电压电平，使该第四晶体管的第一电极的该电压电 平实质上等于该第二晶体管的第一电极的电压电平。
11.如权利要求7所述的用于控制级联放大器的电流的方法，其特征在于，偏置该第四 晶体管的第一电极的该电压电平使该第二晶体管和该第四晶体管运作在同一区的步骤包 含提供第五晶体管，其中，该第五晶体管的栅极耦接于该第四晶体管的第一电极；以及提供电流源，耦接于该第五晶体管，用于向该第五晶体管提供预设电流。
12.如权利要求11所述的用于控制级联放大器的电流的方法，其特征在于，该第三晶 体管的栅极耦接在该第五晶体管和该电流源之间；以及该第一晶体管的栅极通过电阻耦接 该第三晶体管的栅极。
全文摘要
一种级联放大器和用于控制级联放大器电流的方法。其中级联放大器包含输入信号端；输出信号端；该第一晶体管的第一电极耦接于该第二晶体管的第二电极，该第一晶体管的栅极耦接于该输入信号端，该第二晶体管的第一电极耦接于该输出信号端；该第三晶体管的第一电极耦接于该第四晶体管的第二电极，该第三晶体管的栅极、该第四晶体管的栅极分别耦接于该第一晶体管的栅极、该第二晶体管的栅极；以及偏置电路耦接于该第四晶体管的第一电极，用于偏置该第四晶体管的第一电极的电压电平，以使得该第二晶体管和该第四晶体管运作在同一区。本发明提供的级联放大器和用于控制级联放大器电流的方法，使流经晶体管的电流较少受到沟道长度调制效应的影响。
文档编号H03F3/00GK101860327SQ20091022402
公开日2010年10月13日 申请日期2009年11月30日 优先权日2009年4月9日
发明者林育信, 陈彦宏 申请人:联发科技股份有限公司