专利名称：多速率滤波器组的利记博彩app
技术领域：
本发明是有关于一种多速率滤波器组(Multi-rate filter bank)。
背景技术：
请参照图1，图1所示为现有的多速率滤波器组(Multi-rate filter bank) 100的 示意图。这种现有的多速率滤波器组100包括多工器110、降频取样器120 150以及迭频 消除滤波器180。降频取样器120、130、140及150依序串接，连接在第一级的降频取样器 120接收原始信号DATA，连接在其后的降频取样器130则接收原始信号DATA经过降频取样 器120降频处理后的信号。依此类推，降频取样器140、150则接收其前一级的降频取样器 130、140降频处理后的信号。多工器110则接收原始信号DATA以及降频取样器120 150依据其所接收的信 号，进行降频取样所产生的结果。多工器110还接收选择信号DecfSEL，以依据选择信号 DecfSEL来输出原始信号DATA或降频取样器120 150的输出的其中之一至迭频消除滤波 器180进行迭频消除滤波，并藉以获得迭频消除滤波输出信号AAF0UT。在这种现有的多速率滤波器组100中，在同一个时间点上，多工器110仅会选用其 中的一个输入来输出至迭频消除滤波器180，也就是说，并非所有的降频取样器120 150 在同一个时间点都会动作。举个例子来说，当多工器110选择原始信号DATA来输出时，降 频取样器120 150都可以不需要动作。而若是多工器110选择降频取样器120的输出来 输出时，降频取样器130 150是不需要动作的。由上述说明可以得知，当有降频取样器并 不需要动作时，其内部的电路(例如多个乘法器)都会被闲置而形成浪费，无形中降低了整 体的效能。
发明内容
本发明提供一种多速率滤波器组，使其中包括的多个乘法器可以在不同的操作模 式中被共享使用，提升整体的效能。本发明提出一种多速率滤波器组，包括迭频消除滤波器、多个乘法器区块模组、折 迭区块以及数据合成器。迭频消除滤波器，接收迭频消除输入信号。各乘法器区块模组依 序串连耦接以接收原始信号并依序产生多个处理后信号。乘法器区块模组分别接收多个区 块输入信号以及选择信号，各乘法器区块依据选择信号来组态成为降频取样区块或扩充迭 频消除滤波器。折迭区块则接收选择信号以及折迭输入信号，并依据选择信号累加迭频消 除输入信号及组态为降频取样区块的乘法器区块模组所接收的区块输入信号，并藉以产生 折迭区块输出信号。数据合成器耦接迭频消除滤波器、折迭区块以及乘法器区块模组。数 据合成器接收并合成折迭区块输出信号、乘法器区块模组及迭频消除滤波器的输出，以产 生迭频消除滤波输出信号。在本发明的一实施例中，上述的多速率滤波器组，其中还包括多工器以及数据延 迟器。多工器耦接所述多个乘法器区块模组，用以接收原始信号、处理后信号以及选择信号。多工器依据选择信号输出原始信号或乘法器区块模组的输出的其中之一。数据延迟器 耦接多工器，用以接收多工器的输出以及多个运算参数。数据延迟器藉由延迟多工器的输 出并依据运算参数进行运算以产生迭频消除输入信号、区块输入信号以及迭频输入信号。在本发明的一实施例中，上述的各乘法器区块模组具有区块索引值，当选择信号 不小于各乘法器区块模组的区块索引值时，各乘法器区块模组被组态为降频取样区块。在本发明的一实施例中，当选择信号小于各乘法器区块模组的区块索引值时，各 乘法器区块模组被组态为扩充迭频消除滤波器。在本发明的一实施例中，上述的各乘法器区块模组包括乘法器区块以及迭频消除 滤波数据切换电路。乘法器区块接收部分的区块输入信号及选择信号。迭频消除滤波数据 切换电路耦接乘法器区块，接收并依据选择信号来输出乘法器区块的输出或固定常数。在本发明的一实施例中，上述的固定常数为0。在本发明的一实施例中，上述的迭频消除滤波数据切换电路为选择器。在本发明的一实施例中，上述的运算参数包括多个降频取样参数以及多个迭频消 除参数。在本发明的一实施例中，上述的各乘法器区块包括数据延迟器、至少一第一共享 乘加器、第一数据合成单元、降频取样单元以及选择单元。数据延迟器接收并延迟原始信号 或处理后信号的其中之一，以产生多个的延迟信号。第一共享乘加器耦接在数据延迟器及 第一数据合成单元间，第一共享乘加器依据选择信号来选择延迟信号与迭频消除参数进行 算术运算，或选择区块输入信号与降频取样参数进行算术运算，并获得多个乘法结果。第一 数据合成单元耦接第一共享乘加器，用以合成乘法结果以产生合成结果。降频取样单元耦 接第一数据合成单元，针对合成结果进行降频及取样的动作。选择单元耦接降频取样单元 及第一数据合成单元，依据选择信号选择输出合成结果或降频取样后的合成结果。在本发明的一实施例中，上述的各第一共享乘加器包括第一、二及第三选择单元、 加法单元以及乘法单元。第一选择单元依据选择信号选择输出降频取样参数或是迭频消除 参数。第二选择单元依据选择信号选择输出延迟信号的其中之一或是输出区块输入信号的 其中之一。第三选择单元依据选择信号选择输出延迟信号的另一或是输出区块输入信号的 另一。加法单元耦接该第二、三选择单元，针对第二、三选择单元的输出进行加法运算。乘 法单元耦接第一选择单元及加法单元，针对第一选择单元及加法单元进行乘法运算。在本发明的一实施例中，上述的折迭区块包括至少一第二共享乘加器、第二数据 合成单元以及累加单元。第二共享乘加器接收并依据选择信号、折迭输入信号及运算参数 进行计算，以获得至少一个乘法结果。第二数据合成单元耦接第二共享乘法单元以合成乘 法结果并获得合成结果。累加单元耦接第二数据合成单元，用以累加合成结果以产生折迭 区块输出信号。在本发明的一实施例中，上述的折迭区块还包括折迭区块状态产生器耦接累加单 元，折迭区块状态产生器包括加法器、选择器以及延迟器。加法器接收折迭区块状态，并对 折迭区块状态加1以产生递增折迭区块状态。选择器耦接加法器，依据比较选择信号及折 迭区块状态来选择输出递增折迭区块状态或折迭区块状态。延迟器耦接选择器，延迟选择 器的输出并产生折迭区块状态。在本发明的一实施例中，上述的累加单元依据折迭区块状态来决定进行累加的次
在本发明的一实施例中，上述的第二共享乘加器包括第一选择单元、第二选择单 元第三选择单元、加法单元以及乘法单元。第一选择单元依据折迭区块状态来选择依序输 出各迭频消除参数。第二选择单元依据折迭区块状态选择依序输出折迭输入信号的其中的 一部分。第三选择单元依据折迭区块状态选择依序输出折迭输入信号的其中的一部分。加 法单元耦接第二、三选择单元，针对第二、三选择单元的输出进行加法运算。乘法单元接耦 接第一选择单元及加法单元，针对第一选择单元及加法单元进行乘法运算。基于上述，本发明利用选择信号来判断多速率滤波器组所需要的降频取样区块的 数目来组态化乘法器区块模组为降频取样区块，并将非组态化为降频取样区块的乘法器区 块模组组态化为扩充迭频消除滤波器，以有效利用在多速率滤波器组中所有的乘法器。如 此一来不会因为不同的应用，而有不同数量的闲置的乘法器，有效提升电路的效能。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以 根据这些附图获得其他的附图。图1所示为现有的多速率滤波器组100的示意图；图2A所示为本发明的一实施例的多速率滤波器组200的示意图；图2B所示为多速率滤波器组200中，产生区块输入信号、折迭输入信号及迭频消 除输入信号的示意图；图3所示为本发明的实施例的乘法器区块模组220的一实施方式；图4所示为本发明实施例的乘法器区块310的一实施方式；图5所示为本发明实施例中的共享乘加器441的一实施方式的示意图；图6所示为本发明实施例中的折迭区块沈0的实施方式的示意图；图7所示为图6中的共享乘加器611的一实施方式。主要元件符号说明100、200 多速率滤波器组；110J80:多工器；120 150 降频取样器； 180、210 迭频消除滤波器；220 250 乘法器区块模组；260 折迭区块；270 数据合成器；290 数据延迟器；291 29N、451 45N、631 延迟单310 乘法器区块；元；320 迭频消除滤波数据切换电路；410 降频取样器；420、510、520、530、633、710 430、620 数据合成单元730 选择单元441 444、611 614 共享乘加器；M0、632、740 加法单元；
550、750 乘法单元；640 折迭区块状态产生器；642 选择器；AAFcoef、AAFcoefl AAFcoef5 迭频消除参数；D_DATA 延迟信号；DATA 原始信号；Dl D4 处理后信号；
FDATA, FDATA_1 FDATA_5 折迭输入信号；AAFOUT 迭频消除滤波输出信号；AAFDATA 迭频消除输入信号；630 累加单元； 641 加法器； 643 延迟器；DLl DL5 虚线； FSTAT 折迭区块状态。Rl R5 运算参数； DecfSEL 选择信号；DecFcoef 降频取样参数；BDATAl BDATA4、BDATA1_1 BDATA1_4 区块输入信号； FOUT 折迭区块输出信号；
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。首先请参照图2A，图2A所示为本发明的一实施例的多速率滤波器组200的示意 图。多速率滤波器组200包括迭频消除滤波器210、乘法器区块模组220 250、折迭区块 260以及数据合成器270。乘法器区块模组220 250依序串连耦接，串接在第一级的乘 法器区块模组220接收原始信号DATA，乘法器区块模组220 250则依序产生处理后信号 Dl D4。乘法器区块模组220接收原始信号DATA并据以产生处理后信号Dl传送至后一 级的乘法器区块模组230。乘法器区块模组230则接收乘法器区块模组220产生的处理后 信号Dl并据以产生另一个处理后信号D2。依此类推，各级乘法器区块模组接收前一级的乘 法器区块模组所产生的处理后信号，并据以产生另一个处理后信号传送至下一级的乘法器 区块模组。另外，乘法器区块模组220 250均接收选择信号Decf SEL,并且，乘法器区块模 组220 250分别接收不同的区块输入信号BDATAl BDATA4。折迭区块260也接收选择 信号DecfSEL。而折迭区块260则接收折迭输入信号FDATA并藉以产生折迭区块输出信号 FOUT0迭频消除滤波器210接收迭频消除输入信号AAFDATA。在此请注意，乘法器区块模组220 250都分别具有区块索引值。在本实施中， 乘法器区块模组220的区块索引值为1，而乘法器区块模组230的区块索引值为2，乘法器 区块模组240 250的区块索引值则分别为3及4。乘法器区块模组220 250可以依据 其所接收的选择信号DecfSEL与其所具有的区块索引值来相比较，来决定乘法器区块模组 220 250该被组态化为降频取样区块或是扩充迭频消除滤波器。举的例子来说，当选择信号DecfSEL等于0时，乘法器区块模组220 250的区块 索引值均大于选择信号DecfSEL。也就是说，所有的乘法器区块模组220 250都会被组态为扩充迭频消除滤波器。或若是当选择信号DecfSEL等于1时，乘法器区块模组220的区 块索引值不大于选择信号DecfSEL，因此，乘法器区块模组220被组态化为降频取样区块。 而由于乘法器区块模组230 250的区块索引值均大于选择信号DecfSEL，而皆被组态为扩 充迭频消除滤波器。由上述的两个例子不难得知在不同的选择信号DecfSEL时，乘法器区块模组 220 250该如何被组态，以下就不再一一的说明。而当乘法器区块模组被组态为降频取样 区块时，则执行降频取样的动作。相反的，当乘法器区块模组被组态为扩充迭频消除滤波器 时，则是提供其内部所包括的共享乘加器给迭频消除滤波器210来使用，进而提升迭频消 除滤波器210的阶数(taps)。数据合成器270耦接乘法器区块模组220 250、折迭区块260以及迭频消除滤波 器210。数据合成器270接收折迭区块输出信号FOUT及乘法器区块模组220 250及迭频 消除滤波器210的输出并藉由合成产生迭频消除滤波输出信号AAF0UT。接着请同时参照图2A及图2B，图2B所示为多速率滤波器组200中，产生区块输 入信号、折迭输入信号及迭频消除输入信号的示意图。由图2B所示可以得知，多速率滤波 器组200还包括多工器观0以及数据延迟器四0。多工器280接收原始信号DATA、处理后 信号Dl D4以及选择信号DecfSEL。多工器280依据选择信号DecfSEL在原始信号DATA 及处理后信号Dl D4中择一输出。数据延迟器290则包括多个延迟单元 ^N串列耦接而成。数据延迟器290 依据迭频消除滤波器、乘法器区块模组以及折迭区块的总数来分成数个区域。在本实施方 式中，数据延迟器290可依据虚线DLl DL5分割成为6个区域。其中，虚线DLl以左的 区域用来产生区块输入信号BDATAl以及提供给乘法器区块模组220的运算参数Rl。虚线 DLU DL2间的区域则用来产生区块输入信号BDATA2以及提供给乘法器区块模组230的运 算参数R2。依此类推，可以得知不同区块对应产生的区块输入信号BDATAl BDATA4、折迭 输入信号FDATA及迭频消除输入信号AAFDATA以及运算参数Rl R5。并且，折迭输入信 号FDATA为区块输入信号BDATAl BDATA4以及BDATA5的组合，也可以表示成FDATA = {BDATA1、BDATA2、BDATA3、BDATA4、BDATA5)。附带一提的是，当上述的运算参数Rl R5是要提供给组态为降频取样区块的乘 法器区块模组的即为降频取样参数，或若是运算参数R 1 R5是要提供给组态为扩充迭频 消除滤波器的则为迭频消除参数。以下请同时参照图2A及图3，其中图3所示为本发明的实施例的乘法器区块模组 220的一实施方式。乘法器区块模组220包括乘法器区块310以及迭频消除滤波数据切换 电路320。乘法器区块310接收区块输入信号BDATAl及选择信号DecfSEL。并且，由于乘 法器区块模组220串接在第一级，因此乘法器区块310也接收原始信号DATA。乘法器区块 310并依据原始信号DATA进行降频来产生处理后信号D1。迭频消除滤波数据切换电路320 可以利用选择器(未在图中示出)来建构，其中乘法器区块模组220依据接收的选择信号 DecfSEL要组态为扩充迭频消除滤波器时，迭频消除滤波数据切换电路320选择输出乘法 器区块310的输出。相对的，若是乘法器区块模组220依据接收的选择信号DecfSEL要组 态为降频取样区块时，迭频消除滤波数据切换电路320则选择输出例如是0的固定常数。请特别注意，图3所示的电路并不只是可以实施在串接在第一级的乘法器区块模组220中。同样的，串接其他位置的乘法器区块模组230 250也同样可以利用图3所示 的电路来实施。而关于乘法器区块的实施方式，则请参照图4，图4所示为本发明实施例的乘法器 区块310的一实施方式。乘法器区块310包括降频取样器410、选择单元420、数据合成单 元430、共享乘加器441 444以及由延迟单元451 45N所构成的数据延迟器。其中，数 据延迟器中的延迟单元451接收原始数据DATA并据以产生多个的延迟信号。而这些延迟 信号则分别传送至与数据延迟器耦接的共享乘加器441 444。共享乘加器441 444另 接收选择信号DecfSEL，共享乘加器441 444依据所接收的选择信号DecfSEL来选择原始 数据DATA或延迟信号与运算参数中的降频取样参数来进行算术运算，或是选择区块输入 信号BDATA1_1 BDATA1_4与运算参数中的迭频消除参数来进行算术运算，并藉以获得乘 法结果。数据合成单元430则与共享乘加器441 444相耦接，用来接收并成共享乘加器 441 444所输出的乘法结果并据以输出合成结果。降频取样器410则耦接数据合成单元 430来接收合成结果，并对其进行降频取样的动作。选择单元420则与耦接降频取样器410 及数据合成单元430相耦接，并依据选择信号DecfSEL来选择输出降频取样器410的输出 或是直接输出数据合成单元430的合成结果。在此，图4所示的电路除了可以实施在串接在第一级的乘法器区块310外，也同样 可以实施在串接在任何一级的乘法器区块模组中的乘法器区块上。以实施在乘法器区块 310为例，数据延迟器接收处理后信号D1。另外，本实施方式中的共享乘加器441 444的数量仅只是一个范例。设计者可 以依据实际的需要配置至少一个的共享乘加器即可。以下请参照图5，图5所示为本发明实施例中的共享乘加器441的一实施方式的示 意图。共享乘加器441包括选则单元510、520及530、加法单元MO以及乘法单元550。其 中，选择单元510依据选择信号DecfSEL选择输出降频取样参数DecFcoef或是迭频消除参 数AAFcoef。选择单元520则依据选择信号DecfSEL选择输出图4所示的延迟单元45N输 出原始信号DATA的或是输出区块输入信号BDATA1_1。选择单元530依据选择信号DecfSEL 选择输出延迟信号D_DATA或是输出区块输入信号BDATA1_1。另外，加法单元540耦接选择单元520、530，用以针对选择单元520、530的输出进 行加法运算。并且，乘法单元550则耦接选择单元510及加法单元M0，用以针对选择单元 510及加法单元540的输出进行乘法运算。在此，选择单元510 530依据选择信号DecfSEL来选择输出的方式与所属的乘 法器区块模组依据选择信号DecfSEL组态为降频取样区块或扩充迭频消除滤波器的方式 是相同的。也就是说，当选择单元510 530所属的乘法器区块模组被组态化为降频取样 区块时，选择单元510 530分别选择输出降频取样参数DecFcoef、原始信号DATA以及延 迟信号D_DATA。相反的，若是当选择单元510 530所属的乘法器区块模组被组态化为扩 充迭频消除滤波器时，选择单元510 530选择输出迭频消除参数AAFcoef及输出区块输 入信号BDATA_1。以下请参照图6，图6所示为本发明实施例中的折迭区块沈0的实施方式的示意 图。折迭区块260包括共享乘加器611 614、数据合成单元620、累加单元630以及折迭区块状态产生器640。共享乘加器611 614接收并依据选择信号DecfSEL、迭频输入信号 FDATA及运算参数进行计算以获得一个所谓的乘法结果。数据合成单元620则是接收所有的共享乘加器611 614所计算获得的乘法结果 来作合成，并藉以获得合成结果。累加单元630则累加数据合成单元620所产生的合成结 果以产生折迭区块输出信号。而累加单元630包括延迟单元631及加法单元632以及选择 单元633，用以累加经过延迟的多个的合成结果。图6所示的累加单元630的累加次数依 据迭区块状态FSTAT来决定，也就是等同于选择信号DecFSEL的值。而选择信号DecFSEL 即是表示有多少个乘法器区块模组被拿去做降频取样区块，折迭区块260必须相对应折迭 原本那些乘法器区块所负责的迭频消除滤波器的输入及系数。所以折迭次数等于选择信号 DecFSEL 的值。举个简单的例子来说明，当选择信号DecFSEL = 0时，表示所有的乘法器区块模组 220 250都被组态为扩充迭频消除滤波器，此时迭频消除滤波输出信号AAFOUT是藉由乘 法器区块模组220 250、折迭区块沈0以及迭频消除滤波器210共6个区块来共同产生。 另外，若是当选择信号DecFSEL = 1时，乘法器区块模组220 250中的其中一个(例如是 乘法器区块模组220)被组态化为降频取样区块。因此，迭频消除滤波输出信号AAFOUT是 藉由乘法器区块模组230 250、折迭区块沈0以及迭频消除滤波器210共5个区块来共同 产生，比选择信号DecFSEL = 0时的状态少了一个区块。所幸，由于乘法器区块模组220对 原始信号DATA进行了降频的动作，因此使得多速率滤波器组200多了一个时脉来工作。折 迭区块260就可以利用这个多出来的时脉来补足缺少了的区块，并执行原本在乘法器区块 模组220所应进行处理的工作。由上述的说明可以得知，不论选择信号DecFSEL的值为何，折迭区块260都可以藉 由因为降频动作所多出来的时脉，来补足执行被组态化的乘法器区块模组原本该执行的工 作。因此，迭频消除滤波输出信号AAFOUT可以一直维持由6个区块来共同产生，在最有效 的利用多速率滤波器组200中的所有硬体的状态下，保持最佳状态的工作表现。另外，折迭区块状态产生器640包括加法器641、选择器642以及延迟器643。加 法器641接收折迭区块状态FSTAT，并对迭区块状态FSTAT加1以产生递增折迭区块状态。 选择器642耦接加法器641，依据比较选择信号DecFSEL及折迭区块状态FSTAT来选择输 出递增折迭区块状态或折迭区块状态FSTAT。延迟器643耦接选择器642，用以延迟选择器 642的输出并产生折迭区块状态FSTAT。也就是说，当折迭区块状态FSTAT小于选择信号 DecFSEL时，折迭区块状态FSTAT会随着时脉周期依次递增1。最后则请参照图7，图7所示为图6中的共享乘加器611的一实施方式。共享乘加 器611包括选择单元710 730。选择单元710依据折迭区块状态FSTAT来选择输出迭频 消除参数AAFcoefl AAFcoef5的其中之一。例如，当选择信号DecFSEL等于1时，折迭次 数为一次，所以当折迭区块状态FSTAT等于0时，选择单元710选择迭频消除参数AAFcoeK 为输出，当折迭区块状态FSTAT等于1时，折迭区块折迭260所负责的工作所以输出为迭频 消除参数AAFcoefl。因为选择信号DecFSEL等于1所以折迭区块状态FSTAT只到1。如果 选择信号DecFSEL等于4，那选择单元710的输出就会依据折迭区块状态FSTAT从0递增 到4依序输出迭频消除参数AAFcoef5、AAFcoefU AAFcoef2及AAFcoef3，最后则输出迭频 消除参数AAFcoef4。选择单元720依据折迭区块状态FSTAT与选择信号DecFSEL的比较结果依序选择输出折迭输入信号BDATA_5、BDATA_1 BDATA_4的其中之一。选择单元730 则是依据折迭区块状态FSTAT与选择信号DecFSEL的比较结果依序选择输出折迭输入信号 BDATA_5、BDATA_1 BDATA_4的其中之一。在此，迭频消除参数AAFcoef 1 5等同于图2B 所示的运算参数Rl R5。此外，加法单元740耦接选择单元720、730，并针对选择单元720、730的输出进行 加法运算。且乘法单元750耦接选择单元710及加法单元740，并针对选择单元710及加法 单元740的输出进行乘法运算。当选择信号DecFSEL不等于0例如1时，代表乘法器区块模组220 250的其中一 个必须组态化为降频取样区块。由图2A所示可以得知迭频消除滤波输出信号AAFOUT等于 6个区块的总和，所以当乘法器区块模组220因为选择信号DecFSEL等于1而组态化为降频 取样区块时，迭频消除滤波输出信号AAFOUT等于只有5个区块的总和，少了原本乘法器区 块模组220做为迭频消除滤波区块的那一部份。又因为此时乘法器区块模组220所进行的 是降频工作，所以折迭区块260有多余的时脉周期来处理其他数据。也因此，折迭区块260 在多出来的时脉周期时，折迭区块状态FSTAT等于1。此时选择单元710、720及730的输 出分别为迭频消除参数AAFcoefl及区块输入信号BDATA_1、BDATA_1。如此一来，折迭区块 260在两个时脉周期间，利用630累加单元累加了在图2B所示的运算参数Rl及R5(R1+R5)。 以此类推当DecFSEL等于4时，乘法器区块模组220、230、240及250，都组态为降频取样区 块。折迭区块状态FSTAT需要增加到4，代表折迭区块需要折迭四次，依序为图2B所示的运 算参数R1、R2、R3、R4及R 5共5个时脉周期来完成原本6个区块总合所产生的迭频消除滤 波输出信号AAF0UT。在图7的实施方式中，选择单元710依据折迭区块状态FSTAT由0 4 依序输出迭频消除参数 AAFcoef5, AAFcoefU AAFcoef2, AAFcoef3 及 AAFcoef4。选择单 元720、730依据折迭区块状态FSTAT由0 4依序输出区块输入信号BDATA_5、BDATA_1、 BDATA_2、BDATA_3 及 BDATA_4。综上所述，本发明利用动态调整多速率滤波器组中的多个乘法区块模组是该组态 为降频取样区块或是扩充迭频消除滤波器，来有效的应用其中所包括的多个乘法器及加法 器。如此一来，在任何操作模式下，都可以有效的应用到其所架构的大部分的硬体线路。有 效的提升系统的效能。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
1.一种多速率滤波器组，包括一迭频消除滤波器，接收一迭频消除输入信号；多个乘法器区块模组，所述多个乘法器区块模组依序串连耦接用以接收一原始信号 并依序产生多个处理后信号，所述多个乘法器区块模组分别接收多个区块输入信号以及一 选择信号，各该乘法器区块依据该选择信号组态为一降频取样区块或一扩充迭频消除滤波 器；一折迭区块，接收该选择信号以及一折迭输入信号，并依据该选择信号累加该迭频消 除输入信号及组态为该降频取样区块的乘法器区块模组所接收的所述多个区块输入信号 以产生一折迭区块输出信号；以及一数据合成器，耦接该迭频消除滤波器、该折迭区块以及所述多个乘法器区块模组，接 收该折迭区块输出信号及所述多个乘法器区块模组及该迭频消除滤波器的输出并藉由合 成产生一迭频消除滤波输出信号。
2.根据权利要求1所述的多速率滤波器组，其中还包括一多工器，耦接所述多个乘法器区块模组，接收该原始信号、所述多个处理后信号以及 该选择信号，该多工器依据该选择信号输出该原始信号或所述多个乘法器区块模组的输出 的其中之一；以及一数据延迟器，耦接该多工器，接收该多工器的输出以及多个运算参数，藉由延迟该多 工器的输出并依据所述多个运算参数进行运算以产生该迭频消除输入信号、所述多个区块 输入信号以及该迭频输入信号。
3.根据权利要求1所述的多速率滤波器组，其中各该乘法器区块模组具有一区块索引 值，当该选择信号不小于各该乘法器区块模组的该区块索引值时，各该乘法器区块模组被 组态为该降频取样区块。
4.根据权利要求3所述的多速率滤波器组，其中当该选择信号小于各该乘法器区块模 组的该区块索引值时，各该乘法器区块模组被组态为该扩充迭频消除滤波器。
5.根据权利要求2所述的多速率滤波器组，其中各该乘法器区块模组包括一乘法器区块，接收部分的所述多个区块输入信号及该选择信号；以及一迭频消除滤波数据切换电路，耦接该乘法器区块，接收并依据该选择信号来输出该 乘法器区块的输出或一固定常数。
6.根据权利要求5所述的多速率滤波器组，其中该固定常数为0。
7.根据权利要求5所述的多速率滤波器组，其中该迭频消除滤波数据切换电路为一选 择器。
8.根据权利要求2所述的多速率滤波器组，其中所述多个运算参数包括多个降频取样 参数以及多个迭频消除参数。
9.根据权利要求8所述的多速率滤波器组，其中各该乘法器区块包括一数据延迟器，接收并延迟该原始信号或所述多个处理后信号的其中之一，以产生多 个延迟信号；至少一第一共享乘加器，耦接在该数据延迟器及该第一数据合成单元间，该第一共享 乘加器依据该选择信号来选择所述多个延迟信号与所述多个迭频消除参数进行算术运算， 或选择所述多个区块输入信号与所述多个降频取样参数进行算术运算，并获得多个乘法结果；一第一数据合成单元，耦接所述多个第一共享乘加器，合成所述多个乘法结果以产生 一合成结果；一降频取样单元，耦接该第一数据合成单元，针对该合成结果进行降频及取样的动作；以及一选择单元，耦接该降频取样单元及该第一数据合成单元，依据该选择信号选择输出 该合成结果或降频取样后的该合成结果。
10.根据权利要求9所述的多速率滤波器组，其中各该第一共享乘加器包括一第一选择单元，依据该选择信号选择输出所述多个降频取样参数或是所述多个迭频 消除参数；一第二选择单元，依据该选择信号选择输出所述多个延迟信号的其中之一或是输出所 述多个区块输入信号的其中之一；一第三选择单元，依据该选择信号选择输出所述多个延迟信号的另一或是输出所述多 个区块输入信号的另一；一加法单元，耦接该第二、三选择单元，针对该第二、三选择单元的输出进行加法运算；以及一乘法单元，耦接该第一选择单元及该加法单元，针对该第一选择单元及该加法单元 进行乘法运算。
11.根据权利要求8所述的多速率滤波器组，其中该折迭区块包括至少一第二共享乘加器，接收并依据该选择信号、该折迭输入信号及所述多个运算参 数进行计算，以获得至少一乘法结果；一第二数据合成单元，耦接该第二共享乘法单元以合成该乘法结果并获得一合成结 果；以及一累加单元，耦接该第二数据合成单元，用以累加该合成结果以产生该折迭区块输出信号。
12.根据权利要求11所述的多速率滤波器组，其中该折迭区块还包括 一折迭区块状态产生器，耦接该累加单元，包括一加法器，接收一折迭区块状态，并对该折迭区块状态加1以产生一递增折迭区块状态；一选择器，耦接该加法器，依据比较该选择信号及该折迭区块状态来选择输出该递增 折迭区块状态或该折迭区块状态；以及一延迟器，耦接该选择器，延迟该选择器的输出并产生该折迭区块状态。
13.根据权利要求12所述的多速率滤波器组，其中该累加单元依据该折迭区块状态来 决定进行累加的次数。
14.根据权利要求12所述的多速率滤波器组，其中该第二共享乘加器包括 一第一选择单元，依据该折迭区块状态与该选择信号的来依序输出各该迭频消除参数；一第二选择单元，依据该折迭区块状态选择并依序输出该折迭输入信号的其中的一部分；一第三选择单元，依据该折迭区块状态选择并依序输出该折迭输入信号的其中的一部分；一加法单元，耦接该第二选择单元和三选择单元，针对该第二选择单元和三选择单元 的输出进行加法运算；以及一乘法单元，接耦接该第一选择单元及该加法单元，针对该第一选择单元及该加法单 元进行乘法运算。
全文摘要
本发明提供一种多速率滤波器组，包括迭频消除滤波器、多个乘法器区块模组、折迭区块以及数据合成器。迭频消除滤波器，接收迭频消除输入信号。乘法器区块模组接收原始信号并依序产生多个处理后信号。乘法器区块模组分别接收多个区块输入信号以及选择信号，各乘法器区块依据选择信号来组态成为降频取样区块或扩充迭频消除滤波器。折迭区块则接收选择信号以及折迭输入信号，并藉以产生折迭区块输出信号。数据合成器接收并合成折迭区块输出信号、乘法器区块模组及迭频消除滤波器的输出，以产生迭频消除滤波输出信号。
文档编号H03H17/06GK102045040SQ20091020545
公开日2011年5月4日 申请日期2009年10月23日 优先权日2009年10月23日
发明者黄共镳 申请人:联咏科技股份有限公司