专利名称：Mos管驱动电路的利记博彩app
技术领域：
本发明涉及驱动电路，尤其涉及一种MOS管驱动电路。
背景技术：
MOS管有两种类型，一类是nMOS管，另一类是pMOS管。以nMOS管为例，若栅极和 源极之间的电压大于等于阈值电压，则nMOS管就导通，若栅极和源极之间的电压小于阈值 电压，则nMOS管就断开。利用MOS管这种导通和断开的特性，可将MOS管用于开关电源或 者马达的驱动，具体做法是，使用MOS管驱动电路控制MOS管导通或断开，从而达到控制开 关电源或者马达接通或断开。一般认为使MOS管导通不需要电流，只要栅极和源极之间的电压高于阈值电压。 在MOS管的结构中可以看到，在栅极和源极之间以及栅极和漏极之间存在寄生电容，MOS管 的导通和断开实际上是对电容的充放电，为了提高MOS管的导通速度需要足够的电流驱动 MOS管，现有技术的MOS管驱动电路没有考虑这一因素。导通nMOS管时，其栅极电压大于源极电压，而nMOS管的源极通常连接电源(如电 池或电池组)的正极，此时栅极的驱动电压就需要比电源的输出电压大，如此高的驱动电 压是不易得到的，这要专门的升压电路，因此，现有技术的MOS管驱动电路通常配备电荷泵 或专用升压芯片，这样增加了 MOS管驱动电路的复杂性和成本。
发明内容
本发明的目的在于提供一种MOS管驱动电路，结构简单，能提供高输出电压，输出 驱动电流，提高MOS管导通速度，且成本低。为了达到上述的目的，本发明提供一种MOS管驱动电路，包括第一 NPN三极管、第 一 PNP型三极管、第二 PNP型三极管和第二 NPN三极管；所述第一 NPN三极管的发射极与所 述第一 PNP型三极管的发射极连接后串联第一电阻形成该MOS管驱动电路的输入端，该输 入端接收外部数字信号；所述第一 NPN三极管的基极与所述第一 PNP型三极管的基极连接 后并联接入第二电阻和第三电阻，所述第二电阻的另一端与外部低电压电源连接，所述第 三电阻的另一端接地；所述第二PNP型三极管的基极与所述第一NPN三极管的集电极连接； 所述第二 NPN三极管的基极与所述第一 PNP型三极管的集电极连接；所述第二 PNP型三极 管的集电极与所述第二 NPN三极管的集电极连接后串联第四电阻形成该MOS管驱动电路的 输出端，该输出端与MOS管的栅极连接；所述第二PNP型三极管的发射极与外部高电压电源 连接；所述第二 NPN三极管的发射极接地；上述外部数字信号通过控制所述第一 NPN三极 管、第一 PNP型三极管、第二 PNP型三极管和第二 NPN三极管的导通和断开来控制上述MOS 管的导通和断开。上述MOS管驱动电路，其中，上述外部高电压电源输出的电压大于等于上述外部 低电压电源输出的电压。上述MOS管驱动电路，其中，还包括一反相器，该反相器连接在该MOS管驱动电路的输出端与MOS管的栅极之间。上述MOS管驱动电路，其中，还包括一电压限制单元，该电压限制单元采样该MOS 管驱动电路输出端输出的电压，并反馈给所述第一 NPN三极管和第一 PNP型三极管的基极， 从而对该MOS管驱动电路输出端输出的电压进行限制。上述MOS管驱动电路，其中，若该MOS管驱动电路用于驱动nMOS管，所述电压限制 单元包括第三NPN三极管、第五电阻和第六电阻；所述第三NPN三极管的基极并联接入所 述第五电阻和所述第六电阻，所述第五电阻的另一端接地，所述第六电阻的另一端与该MOS 管驱动电路的输出端连接；所述第三NPN三极管的集电极与所述第一 NPN三极管的基极连 接；所述第三NPN三极管的发射极接地。上述MOS管驱动电路，其中，若该MOS管驱动电路用于驱动pMOS管，所述电压限制 单元包括第三PNP型三极管、第五电阻和第六电阻；所述第三PNP型三极管的基极并联接 入所述第五电阻和第六电阻，所述第五电阻的另一端与所述第二 PNP型三极管的发射极连 接，所述第六电阻的另一端与该MOS管驱动电路的输出端连接；所述第三PNP型三极管的集 电极与所述第一 NPN三极管的基极连接；所述第三PNP型三极管与所述第二 PNP型三极管 的发射极连接。本发明的MOS管驱动电路包含两个外部电源输入端，即高电压电源输入端和低电 压电源输入端，可保证即使低电压电源输入的电压小、该MOS管驱动电路输入端接收的外 部数字信号弱，也能驱动需要高驱动电压的MOS管，不需要配置电荷泵或专用升压芯片，大 大简化电路，降低成本；设置用以给MOS管提供驱动电流的第二 PNP型三极管和第二 NPN三 极管，提高了 MOS管驱动电路导通MOS管的速度；设置电压限制单元，可将该MOS管驱动电 路输出的电压限制在一个有限的数值，提高了 MOS管驱动电路的稳定性，该有限的数值可 通过第五电阻和第六电阻来调节，增强使用MOS管驱动电路的灵活性。
本发明的MOS管驱动电路由以下的实施例及附图给出。图1是本发明的MOS管驱动电路(不含电压限制单元)的电路图。图2是本发明含电压限制单元的MOS管驱动电路实施例一的电路图。图3是本发明含电压限制单元的MOS管驱动电路实施例二的电路图。
具体实施例方式以下将结合图1 图3对本发明的MOS管驱动电路作进一步的详细描述。参见图1，本发明的MOS管驱动电路包括第一 NPN三极管Ql、第一 PNP型三极管 Q2、第二 PNP型三极管Q3和第二 NPN三极管Q4 ；所述第一 NPN三极管Ql的基极与所述第一 PNP型三极管Q2的基极连接，所述第 一 NPN三极管Ql的发射极与所述第一 PNP型三极管Q2的发射极连接；所述第二 PNP型三极管Q3的基极与所述第一 NPN三极管Ql的集电极连接；所述第二 NPN三极管Q4的基极与所述第一 PNP型三极管Q2的集电极连接；所述第二 PNP型三极管Q3的集电极与所述第二 NPN三极管Q4的集电极连接；所述第二 PNP型三极管Q3的发射极为高电压电源输入端VH，该高电压电源输入端VH与外部高电压电源连接；所述第二 NPN三极管Q4的发射极接地；一电阻R2的一端与另一电阻R3的一端并联后接入所述第一 NPN三极管Ql的基 极；所述电阻R2的另一端形成低电压电源输入端VL，该低电压电源输入端VL与外部 低电压电源连接；所述电阻R3的另一端接地；所述第一 NPN三极管Ql的发射极串联一电阻Rl后形成该MOS管驱动电路的输入 端PWM，该输入端PWM接收外部数字信号用以控制MOS管导通和断开；所述第二 PNP型三极管Q3的集电极串联一电阻R4后形成该MOS管驱动电路的输 出端GATE，该输出端GATE与MOS管的栅极(图中未示)连接。本发明的MOS管驱动电路包含两个电源输入端，即上述高电压电源输入端VH和上 述低电压电源输入端VL，输入上述高电压电源输入端VH的电压应大于等于输入上述低电 压电源输入端VL的电压；输入上述高电压电源输入端VH的电压可高达48伏，而输入上述 低电压电源输入端VL的电压通常在5伏左右；本发明的MOS管驱动电路的高电压电源输入 端VH可保证即使上述低电压电源输入端VL输入的电压小、所述输入端PWM接收的外部数 字信号弱，也能驱动需要高驱动电压的MOS管。所述第一 NPN三极管Ql和第一 PNP型三极管Q2组成一图腾柱电路，但在本发明 中，该图腾柱电路的输出端(所述第一 NPN三极管Ql的发射极与所述第一 PNP型三极管Q2 的发射极的结点)是用作本发明MOS管驱动电路的输入端，因此，本发明中所述第一 NPN三 极管Ql和第一 PNP型三极管Q2实质上组成一反置的图腾柱电路；所述图腾柱电路用以控 制所述第二 PNP型三极管Q3和第二 NPN三极管Q4的导通和断开。调整所述电阻R2和所述电阻R3的阻值，可调整通过所述输入端PWM输入的数字 信号(该数字信号通常近似为方波)，使本发明MOS管驱动电路工作在数字信号波形比较陡 直的位置。所述电阻Rl对所述第二 PNP型三极管Q3和第二 NPN三极管Q4的基极电流起限 制作用。所述第二 PNP型三极管Q3和第二 NPN三极管Q4用以给MOS管提供驱动电流，提 高了 MOS管驱动电路导通MOS管的速度，所述电阻R4对所述输入端PWM输出的电流起限制 作用，必要时，可加一加速电容与所述电阻R4并联。本发明的MOS管驱动电路的工作原理是，当所述输入端PWM输入高电平时，所述第
一PNP型三极管Q2导通，所述第一 NPN三极管Ql截止，所述第二 PNP型三极管Q3截止，所 述第二 NPN三极管Q4导通，所述输出端GATE输出低电平；当所述输入端PWM输入低电平 时，所述第一 PNP型三极管Q2截止，所述第一 NPN三极管Ql导通，所述第二 PNP型三极管 Q3导通，所述第二 NPN三极管Q4截止，所述输出端GATE输出高电平。若本发明MOS管驱动电路的输出端GATE接nMOS管的栅极，当所述输入端PWM输 入高电平时，该nMOS管断开；当所述输入端PWM输入低电平，该nMOS管导通，此时，所述第
二PNP型三极管Q3处于导通状态，可通过外部高电压电源向nMOS管的栅极输出较高的电 压，故使用发明MOS管驱动电路驱动nMOS管时，不需要配置电荷泵或专用升压芯片，大大简化了电路，也降低了成本。若本发明MOS管驱动电路的输出端GATE接pMOS管的栅极，当所述输入端PWM输 入高电平时，该PMOS管导通；当所述输入端PWM输入低电平，该pMOS管断开。可见，本发明MOS管驱动电路输出的电压与输入的电压反相，对nMOS管而言，可在 该MOS管驱动电路的输出端GATE与nMOS管的栅极之间连接一反相器。为了进一步提高本发明MOS管驱动电路的性能，本发明的MOS管驱动电路还可以 包含一电压限制单元10。参见图2，本发明MOS管驱动电路的输出端GATE接nMOS管的栅极，所述电压限制 单元10包括第三NPN三极管Q5、电阻R5和电阻R6 ；所述电阻R5的一端与所述电阻R6的一端并联后接入所述第三NPN三极管Q5的
基极；所述电阻R5的另一端接地；所述电阻R6的另一端与所述输出端GATE连接；所述第三NPN三极管Q5的集电极与所述第一 NPN三极管Ql的基极连接；所述第三NPN三极管Q5的发射极接地。所述电阻R5和所述电阻R6为反馈电阻，对所述输出端GATE的电压进行采样，采 样后的电压通过所述第三NPN三极管Q5对所述第一 NPN三极管Ql和第一 PNP型三极管Q2 的基极产生一个强烈的负反馈，从而把所述输出端GATE的电压限制在一个有限的数值，这 个数值可通过所述电阻R5和所述电阻R6来调节。参见图3，本发明MOS管驱动电路的输出端GATE接pMOS管的栅极，所述电压限制 单元20包括第三PNP型三极管Q5'、电阻R5'和电阻R6'；所述电阻R5'的一端与所述电阻R6'的一端并联后接入所述第三PNP型三极管 Q5'的基极；所述电阻R5'的另一端与所述第二 PNP型三极管Q3的发射极连接；所述电阻R6'的另一端与所述输出端GATE连接；所述第三PNP型三极管Q5'的集电极与所述第一 NPN三极管Ql的基极连接；所述第三PNP型三极管Q5 ‘与所述第二 PNP型三极管Q3的发射极连接。所述电阻R5'和所述电阻R6'为反馈电阻，对所述输出端GATE的电压进行采样， 采样后的电压通过所述第三PNP型三极管Q5 ‘对所述第一 NPN三极管Ql和第一 PNP型三 极管Q2的基极产生一个强烈的负反馈，从而把所述输出端GATE的电压限制在一个有限的 数值，这个数值可通过所述电阻R5'和所述电阻R6'来调节。
权利要求
1.一种MOS管驱动电路，其特征在于，包括第一 NPN三极管、第一 PNP型三极管、第二 PNP型三极管和第二 NPN三极管；所述第一 NPN三极管的发射极与所述第一 PNP型三极管的发射极连接后串联第一电阻 形成该MOS管驱动电路的输入端，该输入端接收外部数字信号；所述第一 NPN三极管的基极与所述第一 PNP型三极管的基极连接后并联接入第二电 阻和第三电阻，所述第二电阻的另一端与外部低电压电源连接，所述第三电阻的另一端接 地；所述第二 PNP型三极管的基极与所述第一 NPN三极管的集电极连接； 所述第二 NPN三极管的基极与所述第一 PNP型三极管的集电极连接； 所述第二 PNP型三极管的集电极与所述第二 NPN三极管的集电极连接后串联第四电阻 形成该MOS管驱动电路的输出端，该输出端与MOS管的栅极连接； 所述第二 PNP型三极管的发射极与外部高电压电源连接； 所述第二 NPN三极管的发射极接地；上述外部数字信号通过控制所述第一 NPN三极管、第一 PNP型三极管、第二 PNP型三极 管和第二 NPN三极管的导通和断开来控制上述MOS管的导通和断开。
2.如权利要求1所述的MOS管驱动电路，其特征在于，上述外部高电压电源输出的电压 大于等于上述外部低电压电源输出的电压。
3.如权利要求2所述的MOS管驱动电路，其特征在于，还包括一反相器，该反相器连接 在该MOS管驱动电路的输出端与MOS管的栅极之间。
4.如权利要求2所述的MOS管驱动电路，其特征在于，还包括一电压限制单元，该电压 限制单元采样该MOS管驱动电路输出端输出的电压，并反馈给所述第一 NPN三极管和第一 PNP型三极管的基极，从而对该MOS管驱动电路输出端输出的电压进行限制。
5.如权利要求4所述的MOS管驱动电路，其特征在于，若该MOS管驱动电路用于驱动 nMOS管，所述电压限制单元包括第三NPN三极管、第五电阻和第六电阻；所述第三NPN三极管的基极并联接入所述第五电阻和所述第六电阻，所述第五电阻的 另一端接地，所述第六电阻的另一端与该MOS管驱动电路的输出端连接； 所述第三NPN三极管的集电极与所述第一 NPN三极管的基极连接； 所述第三NPN三极管的发射极接地。
6.如权利要求4所述的MOS管驱动电路，其特征在于，若该MOS管驱动电路用于驱动 PMOS管，所述电压限制单元包括第三PNP型三极管、第五电阻和第六电阻；所述第三PNP型三极管的基极并联接入所述第五电阻和第六电阻，所述第五电阻的另 一端与所述第二 PNP型三极管的发射极连接，所述第六电阻的另一端与该MOS管驱动电路 的输出端连接；所述第三PNP型三极管的集电极与所述第一 NPN三极管的基极连接； 所述第三PNP型三极管与所述第二 PNP型三极管的发射极连接。
全文摘要
本发明的MOS管驱动电路包括第一NPN三极管、第一PNP型三极管、第二PNP型三极管和第二NPN三极管；所述第一NPN三极管和第一PNP型三极管组成一反置的图腾柱电路，该反置的图腾柱电路的输入端为该MOS管驱动电路的输入端，该反置的图腾柱电路的输出端连接外部低电压电源；所述第二PNP型三极管的基极与第一NPN三极管的集电极连接；所述第二NPN三极管的基极与第一PNP型三极管的集电极连接；所述第二PNP型三极管的集电极连接外部高电压电源；所述第二PNP型三极管的集电极和第二NPN三极管的集电极连接后形成该MOS管驱动电路的输出端。
文档编号H03K19/0185GK102098039SQ20091020027
公开日2011年6月15日 申请日期2009年12月10日 优先权日2009年12月10日
发明者周璟 申请人:上海晨兴希姆通电子科技有限公司