专利名称：一种注入锁定分频器的利记博彩app
技术领域：
本发明属于射频无线接收机集成电路技术领域，具体涉及一种应用于无线接收机 集成电路中的注入锁定分频器(Injection Locked Frequency Divider)。该分频器可用于 超宽带无线收发机中的频率综合器系统，可实现对高频信号的二分频。
背景技术：
随着现代信息技术的发展，对无线通信技术的高数据率和大的带宽要求越来越强 烈，这促使人们不断去开发更高的频带资源和研究超高频的无线通信技术。与此同时，在 现代集成电路向系统芯片方向发展的必然趋势下，低功耗设计已成为各种通信系统对电路 设计的必然要求。在这种背景下，对高频低功耗分频器的研究与设计无疑有着重要的意义。 基于谐波注入锁定的高速分频器是近年来在超高频系统中广泛研究的一种技术，它利用振 荡器频率牵引的原理，通过向一个高频率振荡器的二次谐波点注入一定幅度的信号来实现 对振荡频率的牵引，同时实现注入信号的二分频，这种分频器的工作频率可以高达90GHz。 功耗方面，注入锁定分频器有别于传统分频器(如基于源级耦合逻辑，Source Coupled Logic)通过电荷充放电实现状态改变的原理，它的功耗和工作频率并非线形线性关系而是 取决于振荡器的功耗，因此在高频的应用场合低功耗是其非常明显的优势。然而，注入锁定 分频器的缺点在于它的工作频率范围非常有限，而且实际芯片制造过程中的工艺偏差及温 度偏差将严重影响该分频器的稳定工作。
发明内容
本发明的目的主要是针对当前已有注入锁定分频器工作频率范围小的缺点，提供 一种注入锁定分频器，尤其是一种低功耗宽锁定范围的注入锁定分频器。本发明能保证注 入锁定分频器在较低的功耗下实现较高的工作频率范围，从而可以实现该结构分频器在频 率综合器系统中的实际应用价值。 本发明的电路结构如图l所示，该注入锁定分频器主要包括以下四部分电感电 容振荡器、调谐电路、信号注入电路和电流源偏置电路。电路的主体结构是一个电感电容的 振荡器，它包括一个中心抽头的差分电感，两个交叉耦合的NM0S晶体管，以及晶体管寄生 及输出负载所带来的电容。振荡器在电流源偏置电路的直流偏置下以一定的频率自激振 荡，偏置电路由两个NM0S晶体管组成。该电路的信号分频功能是通过向振荡器注入一定的 外加输入信号来牵引振荡器的自激振荡频率而实现的。信号注入电路是由一个PM0S晶体 管和一个耦合电容构成的双注入路径，信号通过PM0S注入管M5注入到振荡器的差分输出 端，与此同时，它还通过耦合电容Cc注入到振荡器的二次谐波点(即晶体管M2和M3的源 级)从而实现双注入。调谐电路连接到振荡器的输出端作为其负载，它由两部分构成，即数 字控制电容阵列和变容管调谐。其中，数字控制电容阵列由两位数字控制信号DO和Dl控 制与电容串联的NM0S晶体管开关，DO和D1代表不同的权重，其对应的串联电容容值比为 1 : 2。变容管由积累型MOS管可变电容实现。整个电路的连接关系如下差分电感L1的中心抽头连接到电源VDD，两端分别连接到NM0S交叉耦合管M2和M3的漏级，M2和M3的源 级连接到尾电流偏置管M1的漏级，M1源级直接接地，栅极连接到NMOS晶体管M4的栅级和 漏级构成电流镜，而M4的漏级则直接连接到外部的电流源；调谐电路部分，权重为1 : 2的 两个单位电容分别串连由数字控制信号D0和Dl控制的NMOS开关管，开关管源级接地，漏 级接电容的一端，电容的另一端则直接连接到振荡器的输出端V0UTN/V0UTP作为其负载。 两个由积累型MOS管组成的可变电容管串接在振荡器的输出端，其公共端连接控制电压信 号Vtime，通过改变Vtime的值可以改变变容管容值的大小从而改变振荡器输出端的负载 电容；信号注入部分，PM0S注入管M5的源漏分别连接振荡器的差分输出端，输入信号从M5 栅极注入到振荡器的谐振腔，与此同时，输入端还通过耦合电容Ce连接到振荡器的二次谐 波点(即M2和M3的源级，Ml的漏级)。 相比较已有的结构，本发明中主要的突出改进，是对分频器注入方式的改进，即通 过另外增加一条注入路径而实现双注入，以下将做具体介绍。 现有技术在文献[Hamid Rategh， T H Lee， 'JSSC， VOL. 34， NO. 6， JUNE 1999]中， Hamid Rategh将注入锁定原理应用在信号分频上实现了注入锁定分频器的最初模型，如图 2所示。在图中，交叉耦合管Ml ， M2和电感及输出端电容构成了 一个LC振荡器，注入信号 通过尾电流管M3注入到振荡器的二次谐波点(M3管漏端)并通过对振荡器振荡频率的牵 引实现对注入信号的二分频。这篇文献中，作者设计了一个3GHz，1.2mW的注入锁定分频器 并实现了 370MHz的锁定范围。 现有技术(Tiebout， JSSC， VOL. 39， NO. 7， July 2004)中对注入锁定分频器的注入 方式提出了改进方法，如图3所示。作者认为，传统的注入方式(图3左)存在两个缺陷， 一是由于注入管即尾电流管同时需要为振荡器提供偏置因而尺寸会较大，这将导致注入管 的输入电容太大，这一方面会制约输入信号的最大频率，另一方面较大的输入电容将不利 于前级电路的设计；二是二次谐波点的寄生电容将降低尾电流管注入的效率。针对这些问 题，文中提出了直接注入的电路结构，即另外增加一个晶体管M4 (图3右)作为注入管，直 接将信号注入到振荡器的谐振腔。由于M4无需提供偏置因此可以设计成较小的尺寸，这样 分频器的最大工作频率可以得到明显提高。同时由于避免了寄生电容对注入效率的影响， 分频器的锁定范围也相对较大。通过这一改进，文中实现了一个50GHz的注入锁定分频器， 采用0. 13um CMOS工艺，功耗为3mW，锁定范围达到1. 5GHz。 本发明在结合已有结构的基础上对分频器的注入方式做了进一步的改进，旨在尽 可能的改善注入锁定分频器的工作频率范围从而实现它的实际应用价值。改进后的分频器 结构如图1所示，图中的核心电路部分依然是一个基于电感电容的LC振荡器，但在信号的 注入方式上则有别于传统的注入锁定分频器。首先在主要的信号注入路径上本发明采用了 文献[2]所提出的直接注入方法，信号直接注入到晶体管M5，与此同时，本发明增加了另外 一条注入路径，即通过电容Cc将输入信号注入到振荡器的二次谐波点从而实现了双注入， 改进的优点是通过增加一条注入路径提高了信号的实际注入能量，这将带来注入效率的提 高以及分频器锁定范围的增大
图1本发明所述之电路结构示意图。
图2传统的注入锁定分频器。 图3文献[2]对分频器注入方式的改进。 图4频率综合器中锁相环路结构示意图。 图5注入锁定分频器的工作频率范围曲线。 图6注入锁定分频器在输入10GHz信号下的瞬态输出测试结果。 图7注入锁定分频器在输入10GHz信号下的频谱输出测试结果。
具体实施方式
实施例1 将该结构的注入锁定分频器应用于3. 1GHz到10. 6GHz频段的MB-OFDM UWB射频 接收机的频率综合器系统中，图4所示为该频率综合器中锁相环路的结构示意图，它由鉴 频鉴相器，电荷泵，环路滤波器，压控振荡器及分频器链路组成。鉴频鉴相器检测晶体振荡 器(参考时钟)和分频器输出信号两者的频率差和相位差，并通过电荷泵把差值的大小转 换成电流信号，这个电流流入环路滤波器后形成电压信号从而调节压控振荡器的频率，直 至鉴频鉴相器检测到的频率和相位差值为零。实际应用中，分频器链路通常由许多级的分 频器电路组成，每一级的工作频率依次降低。第一级分频器的输入信号是锁相环路中振荡 器的输出信号，在整个电路中工作频率最高，也是功耗消耗最大的一级。本文所提出的注入 锁定分频器正是应用在整个分频器链路的第一级，它的低功耗优势可以降低整个分频器链 路的功耗，同时大的频率锁定范围可以保证后级分频器电路稳定工作。
注入锁定分频器的具体设计参数表l所示。电路采用Jazz 0. 18um RF CMOS 1P6M 工艺，芯片面积为0. 38X0. 28mm2，电路的静态电流功耗为3. 7mA，电源电压为1. 8V。注入 锁定分频器的性能测试主要采用以下测试仪器安捷伦E8257D PSG 20_GHz模拟信号发生 器、E4440A PSA 26_GHz频谱分析仪以及Inf iniium DS090000A示波器.所测得的分频器输 入灵敏度曲线如5所示，实线代表控制电压Vtune为1.8V而虚线表示控制电压为0，从左到 右的四条虚线代表的数字控制信号分别为D1D0 = 00， DIDO = 01， DIDO = 10， DIDO = 11。 而两条实线代表的数字控制信号分别为DIDO = 00， DIDO =11。在输入信号幅度为8dBm 的情况下，整个分频器的工作频率范围(锁定范围)为4. 85GHz，从6. 23到11. 08GHz。图 6和图7所示分别为分频器在10GHz信号输入下输出波形的时域瞬态波形及频谱图。
表l
MlM2M3M4M5
150/0.580 / 0.280 / 0.210/0.520 / 0.2
1VI()S管(uin，、V/L)电感值(nH)McUCvCCc
10/0.20.9176~63054.61000
权利要求
一种注入锁定二分频器，其特征在于该分频器由电感电容振荡器，调谐电路，信号注入电路和电流源偏置电路组成。
2. 如权利要求1所述的注入锁定分频器，其特征在于电感电容振荡器由一个中心抽头的差分电感Ll，两个交叉耦合的NM0S晶体管M2和M3组成，其中晶体管M2和M3的源级 通过共同的电流源偏置。
3. 如权利要求1所述的注入锁定分频器，其特征在于所述调谐电路连接到振荡器的 输出端作为其负载，它由两部分构成，即数字控制电容阵列和变容管调谐，其中，数字控制 电容阵列由两位数字控制信号DO和Dl控制与电容串联的NMOS晶体管开关，DO和Dl代表 不同的权重，其对应的串联电容容值比为1 : 2，变容管由积累型M0S管可变电容组成。
4. 如权利要求1所述的注入锁定分频器，其特征在于信号注入电路包括两条注入路 径， 一条是通过PMOS晶体管M5注入到振荡器的输出端，另一条是通过一个耦合电容Cc注 入到振荡器的二次谐波点。
5. 如权利要求1所述的注入锁定分频器，其特征在于电流源偏置电路包含两个NMOS 晶体管Ml和M4，其中M4的栅极和漏级连接外部注入的电流源，M1和M4栅极相连，M1的漏 级连接到振荡器交叉耦合管M2和M3的源级。
6. 如权利要求4所述的注入锁定分频器，其特征在于所述的振荡器的二次谐波点是晶 体管M2和M3的源级。
全文摘要
本发明属射频无线接收机集成电路技术领域，涉及一种应用于无线接收机集成电路中的注入锁定分频器。它由电感电容振荡器、调谐电路、信号注入电路和电流源偏置电路组成，其中调谐电路包括数字控制电容阵列调谐和变容管调谐。电感电容振荡器在无外部输入激励情况下以一定频率自激振荡，调谐电路通过改变振荡器谐振腔的负载电容实现对自激振荡频率的调谐，信号注入电路通过将输入信号注入到振荡器的谐振腔从而实现对振荡器自激频率的牵引和锁定，实现输入信号的二分频。与现有技术相比较，本发明电路可在较低的功耗下实现较高的工作频率，及较大的工作频率范围。
文档编号H03B19/00GK101777871SQ20091004516
公开日2010年7月14日 申请日期2009年1月9日 优先权日2009年1月9日
发明者任俊彦, 尹江伟, 李宁, 李巍 申请人:复旦大学