专利名称：：用于无源超高频射频识别芯片的高稳定度时钟产生电路的利记博彩app
技术领域：
：本发明属于微电子
技术领域：
，涉及集成电路设计，特别是一种时钟产生电路，用于无源超高频射频识别(UHFRFID)芯片等具有独立时钟产生模块的集成电路系统。
背景技术：
：近年来，射频识别RFID技术因为其广阔的应用前景，发展十分迅速。RFID系统通常包括电子标签、读写器和数据管理系统三个主要部分构成。电子标签由天线和RFID芯片组成，每个芯片存储着其所标识物体的相关信息；读写器读取或写入RFID芯片中的信息，并通过网路和其他计算机或系统通讯，完成对RFID芯片的信息获取、解释以及数据管理。无源UHFRFID使用860960MHz的载波频率，图1为读写器与电子标签通讯图，RFID芯片通过天线从读写器获取能量，上电启动工作，接收读写器发送过来的数据，并向读写器反向散射数据，完成电子标签和读写器之间的通讯。无源UHFRFID芯片由模拟前端、数字基带和存储器构成，图2为模拟前端与数字基带结构框图。目前ISO的标准不支持标签芯片从空口中恢复提取时钟，只能由模拟前端的时钟模块电路为数字基带工作提供特定的时钟频率。芯片天线从读写器接收能量，通过电荷泵输出给电源管理模块一定的电压，电源管理模块电路为时钟模块电路提供工作电压VDD和参考输入电流I。当RFID芯片与读写器之间没有数据传输时，获得的能量横定，电源管理模块输出电压VDD和电流I没有波动；当读写器向芯片发送数据或芯片调制反射数据时，芯片获得的能量有很大的波动，电源管理模块输出电压VDD和电流I产生很大波动；并且由于芯片与阅读器的工作距离的远近不同和工艺的影响，造成VDD和I很大的偏差。对于无源UHFRFID系统，目前国内外普遍使用的时钟电路输出时钟频率和工作电压VDD或参考输入电流I相关，因此输出时钟频率抖动和偏差都很大，使得数字基带不能稳定可靠地工作。F.Cilek等人在UltraLowPowerOscillatorforUHFRFIDTransponder文章中提出环形振荡器，这种电路结构输出时钟频率与电流I成正比，与VDD成反比。当电流I或电压VDD存在波动或偏差时，输出时钟频率出现很大抖动和偏差，并且时钟频率在常温下的温度系数很大。RayBarnett禾口JinLiu在A0.8V1.52MHzMSVCRelaxationOscillatorwithInvertedMirrorFeedbackReferenceforUHFRFID提出弛豫振荡器，输出时钟频率是电流I的弱函数，抖动有所减小，但是没有在根本上解决时钟频率随工作电流波动而抖动的问题，而且时钟频率随温度的变化而出现偏差。目前适用于无源UHFRFID芯片的时钟产生电路的缺陷如下1.时钟电路结构不能够抑制电流I和工作电压VDD波动，时钟输出频率抖动很大；2.前级电源管理模块需使用滤波电路来减小I和VDD的纹波，增大了芯片面积和成本，设计难度大；33.时钟电路结构不能够抑制电流I和工作电压VDD偏差，限制了RFID芯片的工作距离；4.RFID芯片工作时，须频繁使用时钟校准，降低了工作效率，同时增加了数字基带的设计难度。5.输出时钟频率常温下的温度系数大，RFID芯片工作的温度范围窄。
发明内容本发明的目的在于克服上述已有技术的不足，提供一种用于无源UHFRFID芯片的时钟产生电路，以抑制电流I和电压VDD的波动和偏差，减小时钟抖动和偏差以及温度漂移，使RFID芯片工作于更远的距离和更宽的温度范围。为实现上述目的，本发明的时钟电路包括一组电流镜时钟校准电路、第一反相器、第二反相器、第一比较器、第二比较器、第一RS触发器、第二RS触发器、第三反相器和第四反相器，电流镜时钟校准电路输出电流12通过连接在第一比较器和第二比较器的反相输入端的电阻R'产生比较电平V，第一反相器的输出端与第一充放电电容Q和第一比较器的同相输入端相连接，第一比较器的输出依次通过第一RS触发器和第二RS触发器的输入端S和输出端Q接至第一反相器的输入端构成第一振荡回路；第二反相器的输出端与第二充放电电容C2和第二比较器的同相输入端相连接，第二比较器的输出端依次通过第一RS触发器和第二RS触发器的输入端R和输出端Q接至第二反相器的输入端构成第二振荡回路，第二RS触发器的输出端Q依次经过第三反相器和第四反相器输出时钟，其中电阻R'采用正温度系数的N阱电阻&和负温度系数的高阻多晶硅电阻&串联而成，调节这两种电阻的比值，得到常温下零温度系数的时钟频率，避免时钟的温漂问题；在串联连接的电阻Ri和R2两端并联连接有延迟电容Q，以实现比较电平V向后延迟T。/4时间，避免时钟频率随电流波动而抖动，T。为输出时钟周期。所述的电流镜/时钟校准电路采用一组PMOS电流镜组成，这组PMOS电流镜由六个电流镜支路组成，但不限于六路，可根据时钟校准的范围和精度的需要，增加电流镜支路。第一电流镜支路为比较器产生偏置电流13，第二电流镜支路产生的电流12通过电阻R'产生比较电平V，第三路电流镜支路、第四路电流镜支路、第五路电流镜支路和第六路电流镜支路分别经过一个PMOS开关管汇集形成电流L，时钟校准数据输入到各个PMOS开关管的栅极，控制开关管的通与断，以调节电流L的大小。这种结构使得电流L与12的大小和波动幅度成比例k=1乂12，时钟校准端口输入默认值时，k=1。所述的第一充放电电容d与第二充放电电容G相等，使得输出时钟占空比为i:L所述的延迟电容C3的大小为第一充放电Q或第二充放电电容C2的一半，使得比较电平V延迟T。/4时间时，输出时钟频率为<formula>formulaseeoriginaldocumentpage4</formula>所述的第一比较器和第二比较器使用典型的PMOS输入对管的两级比较器结构，以实现在比较电平V较低时，比较器的各个晶体管都能工作于饱和区。所述的第一RS触发器和第二RS触发器使用或非门结构。本发明具有如下优点l.本发明由于在电阻R'上并联延迟电容Q后，使得比较电平V延迟"f的时4间，从而输出时钟频率/=2,CC=d=C2，输出时钟频率与电流和电压无关，抑制了电流和电压的波动和偏差，解决了时钟随电流电压的波动而抖动的问题，进而降低了前级电源管理模块的设计难度，而且前级电源管理模块无需设计大的滤波电路，节省了芯片面积，使芯片成本降低；当由于RFID芯片距离读写器距离变大而造成电流和电压出现偏差时，输出时钟频率无偏差，从而使得芯片能够工作于更远的距离。而现有技术由A:(./(:.卄/,,,cosoj/)~'其中，于没有并联延迟电容Q，输出时钟频率/r.+/,coscsif+ic、4I!=kl2k(I。+Imcos"t)，T。为输出时钟周期，1。为直流成分，L为电流波动的幅度，"为波动频率，可以看出时钟频率随电流的波动而抖动。2.本发明的电阻R'由于采用正温度系数的N阱电阻和负温度系数的高阻多晶硅电阻串联而成，通过调节两种电阻的比例，抵消电阻和电容的温度系数，得到常温下几乎为零温度系数的时钟频率，从而解决了时钟的温漂问题，使芯片工作于更大的温度范3.本发明的电流镜/时钟校准电路结构简单，通过控制电流IJ勺大小，调节因子k，抵消电阻R'和电容Q和(^的工艺偏差，从而克服工艺对输出时钟频率的影响，时钟校准端口在输入默认值时k=1;4.由于校准之后的时钟在后续工作中的一定范围内不受距离与温度的影响，时钟频率稳定，无需频繁校准，提高了芯片工作效率；而且可以使用外部人为固定校准模式，数字基带无需单独设计控制返回数据的时钟校准模块，降低了芯片数字基带设计复杂度，减小了芯片的面积。图1是现有读写器与标签芯片的通信图；图2是现有标签芯片模拟前端和数字基带结构图；图3是本发明时钟整体电路原理图；图4是本发明时钟整体原理图中的电流镜/时钟校准模块电路图；图5是本发明时钟整体原理图中的比较器电路图；图6是本发明时钟整体原理图中的RS触发器电路图；图7是本发明电阻R'的组成原理图；图8是本发明时钟与现有时钟仿真结果对比图；图9是本发明时钟延迟电容C3的值与输出时钟频率关系仿真图；图10是本发明时钟温度特性仿真图。具体实施例方式参照图3，本发明时钟整体电路包括一组电流镜时钟校准电路301、第一反相器302、第二反相器303、第一充放电电容Cp第二充放电电容C^、第一比较器304、第二比较器305、第一RS触发器306、第二RS触发器307、第三反相器308和第四反相器309。其中第一反相器302和第二反相器303采用PMOS管和NMOS管串联结构。电流镜时钟校准电路301输出两路电流L和12，第一输出电流L输入到第一反相器302和第二反相器303的PMOS管的源极；第一反相器302和第二反相器303的输出端分别连接到第一比较器304和第二比较器305的同相输入端；第一比较器304的反相输入端和第二比较器305的反相输入端相连接，并且并联有延迟电容Q和电阻R'，第一比较器303的输出依次通过第一RS触发器306和第二RS触发器307的输入端S和输出端Q接至第一反相器302的输入端，构成第一振荡回路；第二比较器305的输出端依次通过第一RS触发器306和第二RS触发器307的输入端R和输出端Q接至第二反相器303的输入端，构成第二振荡回路。第二输出电流^流过电阻R'，产生比较电平V;第一反相器302的输出端与地之间串接有第一充放电电容C"第二反相器303的输出端与地之间串接有第二充放电电容C2。第二RS触发器的输出端Q依次经过第三反相器308和第四反相器309输出时钟。延迟电容Q的大小为第一充放电d或第二充放电电容(^的一半，使得比较电平V延迟T。/4时间时，输出时钟频率为/=;(:=(:1=(:2，电阻R'采用正温度系数的N阱电阻和负温度系数的高阻多晶硅电阻串联而成，如图7所示，调节这两种电阻的比例，使得输出时钟的温度系数为零。参照图4，电流镜/时钟校准电路301采用一组PMOS电流镜组成，这组PMOS电流镜由六个电流镜支路组成，但不限于六路，可根据时钟校准的范围和精度的需要，增加电流镜支路。第一电流镜支路401为比较器产生偏置电流13，第二电流镜支路402产生的电流^通过电阻R'产生比较电平V，第三路电流镜支路403、第四路电流镜支路404、第五路电流镜支路405和第六路电流镜支路406分别经过一个PMOS开关管汇集形成电流Ip时钟校准数据输入到各个PMOS开关管的栅极，控制开关管的通与断，以调节电流L的大小。这种结构使得电流L与12的大小和波动幅度成比例k=1/12，时钟校准端口输入默认值时，k=1。参照图5，第一比较器304和第二比较器305使用典型的PMOS输入对管的两级比较器结构，以实现在比较电平V较低时，比较器的各个晶体管都能工作于饱和区。参照图6，第一RS触发器306和第二RS触发器307使用或非门结构。本发明的工作过程如下设电源上电后触发器处于Q=1、Q=0的状态，则反相器302的P管导通，N管截止，反相器303的N管导通，P管截止，所以电流L经反相器302的P管对电容Q充电，随着充电过程的进行G上的电压而逐渐升高；C2经反相器303的N管对地放电，迅速到低电平。当d上的电压升至V时，比较器304输出端S由低翻转为高，触发器307状态也立即翻转为Q二0、Q二l的状态，因此反相器303的P管导通，N管截止，反相器302的N管导通，P管截止，^对C2充电，其上的电压逐渐上升，Q经反相器303的N管对地放电，迅速降到低电平。当C2上的电压上升到V时，比较器305输出端R由低电平翻转为高，所以Q二60，同时Q二1，触发器307又回到了上述第一个状态，重新对d充电，G放电。如此周而复始，在Q或Q端就得到了输出时钟波形。为使输出时钟频率与电流无关，在电阻R'上并联延迟电容C3，C;-4c，使得2比较电平V延迟T。/4时间，从而输出时钟频率为/=^。J《(.，本发明的效果可以通过以下仿真进一步说明仿真1:现有的时钟电路与本发明的时钟电路对比仿真输入基准电流I纹波幅度占输入额定直流不同比例，对环形振荡器、无电容Q的时钟和加电容C3的时钟分别进行仿真，加电容C3的时钟为本发明时钟。仿真数据如表l，仿真图如图8所示。表l本发明时钟电路和现有时钟仿真数据对比<table>tableseeoriginaldocumentpage7</column></row><table>由表l可以看出，本发明时钟增加延迟电容C3，输出时钟抖动很小，约为无电容Q的时钟结构的1/16，约为环形振荡器的1/180。由于环形振荡器的抖动太大，图8中仅对比了增加延迟电容C3的时钟结构和无电容(^的时钟结构，从图8中可以看出，没有并联电容C3的时钟随电流波动的幅度迅速增大，而本发明时钟抖动很小，当电流波动幅度增大时，时钟抖动几乎没有增大。由表1和图8可以看出，本发明时钟对基准电流纹波有很强的抑制能力，时钟抖动很小，而现有时钟电路由于不带延迟电容Q，抑制纹波的能力大大降低。仿真2:本发明时钟的并联延迟电容C3的值对输出时钟的影响在基准电流纹波幅度占入额定直流成分不同的比例下，取延迟电容Q为不同的值时，仿真本发明时钟电路，仿真结果如图9所示。如图9可见，当延迟电容Q为4C时，输出时钟抖动最小，且电流纹波越小，时2钟抖动越小。仿真3:本发明时钟温度特性仿真本发明时钟使用正温度系数的N阱电阻I^和负温度系数的高阻多晶硅电阻R2串联补偿，降低输出时钟频率的温度系数，仿真结果如图io所示。由图10可见，温度为25"时，本发明时钟温度系数仅为26卯mTC，说明本发明的时钟电路有很强的抑制温漂能力。权利要求一种用于无源超高频射频识别芯片的时钟产生电路，包括一组电流镜时钟校准电路(301)、第一反相器(302)、第二反相器(303)、第一比较器(304)、第二比较器(305)、第一RS触发器(306)、第二RS触发器(307)、第三反相器(308)和第四反相器(309)，电流镜时钟校准电路(301)输出电流I2通过连接在第一比较器(304)和第二比较器(305)的反相输入端的电阻R′产生比较电平V，第一反相器的输出端与第一充放电电容C1和第一比较器的同相输入端相连接，第一比较器的输出依次通过第一RS触发器和第二RS触发器的输入端S和输出端Q接至第一反相器的输入端构成第一振荡回路；第二反相器的输出端与第二充放电电容C2和第二比较器的同相输入端相连接，第二比较器的输出端依次通过第一RS触发器和第二RS触发器的输入端R和输出端～Q接至第二反相器的输入端构成第二振荡回路，第二RS触发器的输出端～Q依次经过第三反相器(308)和第四反相器(309)输出时钟，其特征在于电阻R′采用正温度系数的N阱电阻R1和负温度系数的高阻多晶硅电阻R2串联而成，调节这两种电阻的比值，得到常温下零温度系数的时钟频率，避免时钟的温漂问题；在串联连接的电阻R1和R2两端并联连接有延迟电容C3，以实现比较电平V向后延迟T0/4时间，避免时钟频率随电流波动而抖动，T0为输出时钟周期。2.根据权利要求1所述时钟产生电路，其特征在于电流镜/时钟校准电路(301)采用一组PMOS电流镜组成，这组PMOS电流镜由六个电流镜支路组成，但不限于六路，可根据时钟校准的范围和精度的需要，增加电流镜支路。第一电流镜支路(401)为比较器产生偏置电流13，第二电流镜支路(402)产生的电流12通过电阻11'产生比较电平V，第三路电流镜支路(403)、第四路电流镜支路(404)、第五路电流镜支路(405)和第六路电流镜支路(406)分别经过一个PMOS开关管汇集形成电流Ip时钟校准数据输入到各个PMOS开关管的栅极，控制开关管的通与断，以调节电流L的大小。这种结构使得电流Ii与^的大小和波动幅度成比例k二iyi2，时钟校准端口输入默认值时，k=l。3.根据权利要求1所述时钟产生电路，其特征在于第一充放电电容&与第二充放电电容C2相等，使得输出时钟占空比为l:1。4.根据权利要求1所述时钟产生电路，其特征在于延迟电容C3的大小为第一充放电d或第二充放电电容(^的一半，使得比较电平V延迟T。/4时间时，输出时钟频率为/—广一f1—r5.根据权利要求1所述时钟产生电路，其特征在于第一比较器(304)和第二比较器(305)使用典型的PMOS输入对管的两级比较器结构，以实现在比较电平V较低时，比较器的各个晶体管都能工作于饱和区。6.根据权利要求1所述时钟产生电路，其特征在于第一RS触发器(306)和第二RS触发器(307)使用或非门结构。全文摘要本发明公开一种用于无源超高频射频识别芯片的高稳定度时钟产生电路，主要解决现有时钟电路抖动大和温漂高的问题。它包括一组电流镜时钟校准电路(301)、两个反相器(302，303)、两个比较器(304，305)、两个RS触发器(306，307)和两个反相器(308，309)；该两个反相器、该两个比较器以及该两个RS触发器构成两个振荡回路，该两个比较器的反相输入端与地之间连接有产生比较电平的电阻R′和延迟电容C3，该电阻采用正温度系数的N阱电阻R1和负温度系数的高阻多晶硅电阻R2串联补偿，以抑制时钟温漂，该电容为电路中充放电电容的一半，实现比较电平1/4周期延迟，以抑制电流波动造成的时钟抖动。本发明时钟具有输出时钟频率稳定度高的优点，可用于集成电路。文档编号H03K21/00GK101692607SQ200910023889公开日2010年4月7日申请日期2009年9月11日优先权日2009年9月11日发明者刘伟峰,周俊潮,唐龙飞,庄奕琪,李小明申请人:西安电子科技大学