专利名称:混合并行/串行总线接口的利记博彩app
技术领域:
本发明是关于总线数据传送。特别是,本发明是为减少传送总线数据 的线路。
背景技术:
图l所示者即为用于传送数据的总线其一范例。图l是一用于无线通信 系统的接收与传送增益控制器(GC) 30、 32,及一GC控制器38说明图。一 通信台,像是基站或用户设备,会传送(TX)及接收(RX)信号。为控制这些 信号增益,落属于其它接收/传送组件的运作范围之间,GC30、 32会调整 RX及TX信号上的增益度。
为控制GC 30、 32的增益参数,会利用一GC控制器38。即如图1所示, 该GC控制器38会利用一功率控制总线,像是16条线路总线34、 36来送出TX 36及RX 34信号的增益值,像是中的每一个为八条线路。功率控制总线线 路34、 36虽可供允快速数据传送,然这会要求该GC 30、 32及该GC控制器 38上许多接脚,或是像一专用集成电路(ASIC)的集成电路(IC)上GC 30、 32及GC控制器38间的许多连接。增加接脚数会要求额外电路板空间与连接 。增加IC连接会占用珍贵的IC空间。大量的接脚或连接或会依实现方式而 定提高总线成本。
从而,希望是可具有其它的数据传送方式。
发明内容
一种混合并行/串行总线接口 ,此者具有一数据区块解多路复用装置。该数据区块解多路复用装置具有一输入,此者经配置设定以接收一数据区
块,并将该数据区块解多路复用成多个细块(nibble)。对于各个细块, 一并行转串行转换器可将该细块转化成串行数据。 一线路可传送各个细块
的串行数据。 一 串行转并行转换器可转换各细块的串行数据以复原该细 块。数据区块重建装置可将各复原细块合并成该数据区块。 一基站(或用 户设备)具有 一增益控制控制器。该增益控制控制器会产生 一具有代表一 增益值的n位的数据区块。 一数据区块解多路复用装置具有一输入,此者 经配置设定以接收该数据区块,并将该数据区块解多路复用成多个细块。 各个细块具有多个位。对于各个细块, 一并行转串行转换器可将该细块转 化成串行数据, 一线路传送该细块串行数据,而一串行转并行转换器可转 换该细块串行数据以复原该细块。 一数据区块重建装置可将所述经复原细 块合并成该数据区块。 一增益控制器接收该数据区块,并利用该数据区块 的增益值以调整其增益。
图1是RX与TX GC和GC控制器图式说明。 图2是一混合并行/串行总线接口框图。
图3是利用混合并行/串行总线接口的数据区块传送作业流程图。
图4说明将一区块转成最显著及最小显著细块的解多路复用作业。
图5说明利用数据交错处理对一区块进行解多路复用作业。
图6是一双向混合并行/串行总线接口的框图。
图7是一双向线路实现图式。
图8是开始位的时序图。
图9是一 函数可控制性的混合并行/串行总线接口的框图。
图10是一函数可控制性的混合并行/串行总线接口的开始位时序图。
图ll是表示各项函数的开始位实现列表。
图12是目的地控制混合并行/串行总线接口的框图。
图13是表示各项目的地的开始位实现列表。
图14是表示各项目的地/函数的开始位实现列表。图15是目的地/函数控制混合并行/串行总线接口的框图。 图16是表示各项目的地/函数的开始位程图。
图17是正及负时钟信号边缘的混合并行/串行总线接口框图。 图18是正及负时钟信号边缘的混合并行/串行总线接口时序图。 图19是一2线式GC/GC控制器总线框图。 图20是一 3线式GC/GC控制器总线框图。
具体实施例方式
图2所示者是一混合并行/串行总线接口框图,而图3为一混合并行/ 串行总线接口数据传送作业流程图。 一数据区块会被跨于该接口而从节点 1 50传送到节点2 52 (54)。 一数据区块解多路复用装置40接收该区块, 并将其解多路复用成为i个细块,以利于i条数据传送线路44上传送(56) 。该数值i是根据连接数目与传送速度之间的取舍而定。 一种决定H直的方 式是首先决定一传送该数据区块所得承允的最大延迟。按照此最大延迟, 可决定出传送该区块所需要的最小线路数目。利用最小数量的线路,用以 传送数据的线路会被选定为至少该最小值量。线路44可为接脚,以及其在 电路板上或于一IC连接上的相关连接。 一种解多路复用成细块的方式是将 区块切割成一最显著到一最小显著细块。为如图4说明,于两条线路上传 送一八位区块,该区块会被解多路复用成一四位最显著细块及一四位最小 显著细块。
另一种方式则是将该区块交错跨于i个细块。该区块的前i个位会变成 各i个细块的第一位。其次的i个位会变成各i个细块的第二位,如此下去 一直到该最后i个位。为说明如图5所示的在两条连接上的一八位区块,第 一个位会被映射到细块l的第一位。第二个位会被映射到细块2的第一位。 第三个位会被映射到细块l的第二位,如此继续下去, 一直到将最后一个 位映射到细块2的最后位。
各个细块会被送到i个并行转串行(P/S)转换器42的相对应者(58),从 并行位转换成串行位,并于线路上串行循序地传送(60)。在各条线路的相 对侧会是一串行转并行(S/P)转换器46。各个S/P转换器46会将所传串行数
6据转换成其原始细块(62)。第i个经复原细块会被一数据区块重建装置48 处理,以重建该原始数据区块(64)。
另一方面,双向方式,会利用i条连接以按双向方式传送数据,即如 图6。可按双向传送信息数据,或是可按单一方向传送信息而朝另一方向 送返确认信号。在此, 一数据区块解多路复用及重建装置66会接收从节点 1 50传送到节点2 52的数据区块。该解多路复用及重建装置66会将该区块 解多路复用成i个细块。i个P/S转换器68会将各个细块转换成串行数据。 一组多路复用器(MUX) /DEMUX 71将各个P/S转换器68耦接到i条线路44的 相对应者。在节点2 52处,另 一组的多路复用器MUX/DEMUX 75将线3各44 连接到一组S/P转换器72。该组S/P转换器72会将各细块的所收串行数据转 换成为原始传送的细块。所收细块会被一数据区块解多路复用及重建装置 76重建成原始数据区块,并输出为所接收的数据区块。
对于从节点2 52传送到节点1 50的各区块,该数据区块解多路复用及 重建装置76会接收一数据区块。该区块会被解多路复用成为各细块,并将 各细块传送到一組P/S转换器74。该P/S转换器74会将各细块转换成串行格 式,以供跨于i条线路44传送。节点2组的MUX/DEMUX 75会将所述P/S转换 器74耦接到i条线路44,而节点l组的Ml)X/DEMUX 71会将线3各44耦接到i个 S/P转换器7Q。所述S/P转换器7Q将所传数据转换成其原始细块。该数据区 块解多路复用及重建装置66从所收细块重建出数据区块,以输出所接收的 数据区块。既然一次只会在单一方向上传送数据,这种实现可按半双工方 式运作。
图7是一双向切换电路的实现简图。该节点1 P/S转换器6 8的串行输出 会被输入到一三态式緩冲器78。该緩沖器78具有另一输入,这会被耦接到 一表示高状态的电压。该緩沖器78的输出是串行数据,透过线路85被传送 到一节点2三态式緩冲器84。电阻86会被耦接于线路85与接地之间。该节 点2緩沖器84传通该串行数据给一节点2 S/P转换器74。类似地,来自该节 点2 P/S转换器74的串行输出会被输入到一三态式緩冲器72。该緩冲器72 也具有另一耦接于一高电压的输入。该緩沖器82的串行输出会透过线路85 而传送到节点1三态式緩冲器80。该节点1緩沖器80会将该串行数据传通至
7一节点l S/P转换器70。
在另种实现里,部分的i条线路44可在一方向上传送数据,而其它的i 条线路44可在另一方向上传送数据。在节点150,会收到一数据区块以供 传送到节点2 52。根据该区块所需的数据吞吐速率以及另一方向上的话务 需求而定,在此会利用j条连接来传送该区块,其中该j值为l到i之间。该 区块会被分成j个细块,并利用i个P/S转换器68中的j个来转换成j组串行 数据。相对应的j个节点2 S/P转换器72,与节点2数据区块区别及重建装 置76会复原该数据区块。在相反方向上,会利用达i-j或k条线路以传送该 数据区块。
在一用于增益控制总线的双向式总线较佳实现中,会在一方向上送出 一增益控制值,并送返一确认信号。或另者,在一方向上送出一增益控制 值,而在另一方向上送出一增益控制装置状态信号。
一种混合并行/串行接口实现是于一同步系统内,且可参如图8所说明 者。在此,会利用一同步时钟信号以同步各式组件的计时。为表述该数据 区块传送作业的起点,会送出一开始位。即如图8所示,各线路会在其正 常零水准。然后会送出一表示开始区块传送作业的开始位。在本例中,所 有线路会送出一开始位,然实仅需在一条线路上送出开始位。如在任一条 线路上送出开始位,像是一l值,则接收节点会明了开始该区块数据传送 作业。在此,会透过其相对应线路送出各个串行细块。在传送各细块后, 线路会回返至它们的正常状态,比如皆为低者。
在其它实现里,也会利用开始位做为待予执行的函数的表示器。这种 实现方式可如图9说明。而如图10所示者,如任一连接的第一位为l值,该 接收节点会了解待予传送区块数据。即如图11的GC控制器实现的表格所列 ,利用三种开始字节合01、 lO及ll。 OO表示尚未送出开始位。各个组合 代表一种函数。在本例中,Ol表示应执行一相对减少函数,像是将该数据 区块值减少l值。IO表示应执行一相对增加函数,像是将该数据区块值增 加1值。ll表示应执行一绝对值函数,此时该区块会维持相同数值。为增 加可用函数的数目,可利用额外位,例如,可将每条线路2个开始位映射 到达七(7)项函数,或是将i条线路的n个开始位映射到达广'-l种函数。处理装置86会依开始位所述,对所收的数据区块执行函数。
在如图12所示的另款实现里,开始位表示一目的地装置。即如图13
所示,此为两个目的地装置/两条线路实现,开始位的组合会关联到对所
传数据区块的目的地装置88-92。 Ol表示装置l; 10表示装置2;而ll表示 装置3。在收到该数据区块重建装置48的开始位后,所重建的区块会被送 到相对应装置88-92。为增加潜在目的地装置的数目,可利用额外的开始 位。对于在各i条线路上的n个开始位,可选定达广1-l个装置。
即如图14所示,可利用开始位来表示函数及目的地装置两者。图14 显示一具有像是RX及TX GC两个装置的三条连接系统。在各条线路上利用 开始位,图中绘出两个装置的三种函数。在本例中,线路l的开始位代表 该标的装置,「OJ为装置l,而「1」为装置2。连接2及3的位代表所执行 函数。「 11」代表绝对值函数;「 10」代表相对增加函数;而「 01」代表 相对减少函数。所有三个开始位为零,意即rOO()j ,会是正常非数据传 送状态,而在此并未使用r 001」。可利用额外的位以增加更多的函数或 装置。对于在各i条线路上的n个开始位,可选定达广'-l个函数/装置组合
图15是一实现表示函数及目的地装置两者的开始位的系统框图。经复 原的细块会由该数据区块重建装置48所接收。根据所收到的开始位,该处 理装置86会执行所述函数,而将所处理区块送到所述的目的地装置88-92
即如图16流程图所示,会将表示该函数/目的地的开始位增入各个细 块内(94)。在此,会透过这i条线路送出这些细块(96)。利用开始位,会 在数据区块上执行适当函数,数据区块会被送到适当目的地或两者(98)
为增加同步系统内的吞吐量,会利用时钟信号的正(双)及负(单)边缘 两者来传送区块数据。其一实现可如图17所示。数据区块解多路复用装置 IOO收到数据区块,并将其解多路复用成两个(双及单)组i个细块。在此, 会将i个细块的各组数据送到个别各组的i个P/S装置102、 104。即如图17 所示, 一组的单P/S装置lQ2会具有i个P/S装置,这会拥有其经反置器118所反置的时钟信号信号。因此,经反置的时钟信号信号会是经相对于该系
统时钟信号而延迟的半个时钟信号周期。 一组i个MUX 106会在该组双P/S 装置104与该组单P/S装置102之间,按两倍于该时钟信号速率而进行选定 。在各连接上传送的产获数据会是两倍的时钟信号速率。在各连接的另一 端是一相对应的DEMUX 108。这些DEMUX 108会循序地按两倍时钟信号速率 ,将各条线路44耦接到一双112与单110緩沖器。各个緩沖器112、 IIO接收 一相对应的双与单位元,并握持该数值一个完整时钟信号周期。 一双116 与单114组的S/P装置会复原所述双与单细块。 一数据区块重建装置122会 从各个所传细块重建该数据区块。
图18说明利用该正及负时钟信号边缘,在一 系统线路上进行的数据传 送作业。图标者是待予于线路l上传送的双数据与单数据。斜楔部分表示 合并信号内的负时钟信号边缘,而无斜楔部分则表示正者。即如图标,数 据传送速率会增加一倍。
图19是一用于一GC控制器38及一GC 124之间的混合并行/串行接口较 佳实现。 一数据区块,像是16位的GC控制数据(8位RX和8位TX),会被从该 GC控制器38传送给一数据区块解多路复用装置40。该数据区块会被解多路 复用成为两个细块,像是两个8位细块。会对各个细块增附一开始位,像 是令为每个细块9位。在此,会利用两个P/S转换器42于两条线路上传送这 两个细块。当S/P转换器46侦测到开始位时就会将所接收细块转换为并行 格式。该数据区块重建装置会重建原始16位以控制GC 124的增益。如开始 位表述出一函数,即如图ll所示,该AGC 124会在调整增益之前,先对所 收区块执行该项函数。
图20是于一混合并行/串行总线转换器另一较佳实现,此是位于GC 控制器38及一 RX GC 30与TX GC 32间,并利用三(3)条线3各。该GC控 制器38会按适当RX及TX增益值与开始位,即如图14所示,送出一数据 区块给该GC 30、 32。如确采用按图14的开始位,装置1为RX GC 30而 装置2为TX GC 32。该数据区块解多路复用装置40会将该数据区块解多 路复用成为三个细块,以供透过这三条线路而传送。利用三个P/S转换器 42及三个S/P转换46,各细块会被串行地在各线路上传送,并转换成原始细块。该数据区块重建装置48会重建原始数据区块,并执行如开始位 所述的函数,像是相对增加、相对减少及绝对值。所获数据会被送到如开
始位所述的RX或TX GC 30、 32。
权利要求
1. 一种用户设备,其包含增益控制控制器,用于产生具有代表控制函数的n控制比特的控制区块;控制区块转换装置,具有被配置为接收所述控制区块的输入,并将所述控制区块转换成i个群组,其中i为实数整数且i≥2,每个群组具有多组m个控制比特;对每个群组增附m个控制比特至所述群组用作开始位,其中m为实数整数且m≥2;第一并行至串行转换器,用于将所述控制比特和所述群组的开始位转换为串行格式;用于传送串行的控制和开始位的线路;以及第一串行至并行转换器,用于转换所述群组串行的控制比特和开始位以复原所述群组;数据区块重建装置,用于将所述复原的群组与其相关的开始位合并成所述数据区块;以及控制器,当信号应用至所述控制器时用于执行给定函数,所述给定函数代表所述开始位的共集状态的im+1-1个函数其中之一。
2. 如权利要求l所述的用户设备,其特征在于,所述数据区块内的比 特数目为N,且l〈i〈N。
3. 如权利要求l所述的用户设备,其特征在于,每个群组内控制比特 的数目为四,线路数目为二,函数数目为七。
4. 如权利要求l所述的用户设备,其特征在于,所述控制器是接收控 制器。
5. 如权利要求4所述的用户设备,其特征在于,所述接收控制器是接 收增益控制器。
6. 如权利要求l所述的用户设备,其特征在于,所述控制器是传送控制器。
7. 如权利要求6所述的用户设备,其特征在于,所述传送控制器是传 送增益控制器。
8. 如权利要求l所述的用户设备,其特征在于,所述给定函数其中之 一是增益控制。
9. 如权利要求l所述的用户设备,其特征在于,所述函数包括至少一 个相对增加、相对减少和绝对值控制。
10. 如权利要求l所述的用户设备,其特征在于,所述数据区块重建 装置起始重建,所述重建代表在给定状态下接收所述开始位中一个给定的 开始位。
11. 如权利要求l所述的用户设备,其特征在于,所述控制比特用作 控制及目的地。
全文摘要
一种混合并行/串行总线接口,此者具有一数据区块解多路复用装置。该数据区块解多路复用装置具有一输入,此者经配置设定以接收一数据区块,并将该数据区块解多路复用成多个细块。对于各个细块,一并行转串行转换器可将该细块转化成串行数据。一线路可传送各个细块的串行数据。一串行转并行转换器可转换各细块的串行数据以复原该细块。数据区块重建装置可将各复原细块合并成该数据区块。
文档编号H03M9/00GK101488758SQ20091000440
公开日2009年7月22日 申请日期2002年11月19日 优先权日2001年11月21日
发明者堤摩西·A·亚瑟尼司, 约瑟·葛瑞丹, 艾佛瑞·史达福利 申请人:美商内数位科技公司