集成多赫尔蒂放大器的利记博彩app

专利名称：集成多赫尔蒂放大器的利记博彩app
技术领域：
本发明涉及一种具有多赫尔蒂放大器的电子电路。
背景技术：
如已知，传统多赫尔蒂放大器具有并联布置且有相同功率能力的两个放大器件。 器件中的第一个(主级)操作于AB类放大器模式，第二个(峰级)操作于C类放大器模 式。这些器件在其输入处和其输出处由90。相移网络分离。输出相移网络具有特定的特性 阻抗Z。，该特性阻抗Z。必须等于主级的最优负载阻抗RLm。对输入信号进行分割以驱动这 两个放大器，并且求和网络(称为"阻抗反相器"或"多赫尔蒂组合器")用于a)对这两个 输出信号进行组合；b)校正这两个输出信号之间的相位差；以及c)在多赫尔蒂放大器的输 出处提供相对于从主级的输出看到的阻抗的反相阻抗。在多赫尔蒂输入功率电平保持低于 最大值的0.25(或比最大值低6dB)时，峰级保持为非活动的。由于阻抗反相，使得主级的 工作组抗操作于比最优负载高两倍、等于RLm = 2Z。。这允许主级有更高的功率效率，也允 许多赫尔蒂放大器有更高的功率效率。主级的输出处的双负载在多赫尔蒂放大器的输出负 載RLd的适当布置是可能的，该布置在传统情况下是RL。 = 1/2Z。 = 1/2RLm，并且该布置由 输出相移网络变换为2Z。 = 2RLm = 4RL。。当多赫尔蒂放大器的输入信号达到特定功率电平 (对于传统多赫尔蒂放大器来说是比峰值功率电平低6dB)时，主级的输出电压达到产生最 大功率效率的最大RF电压幅度，然后峰级被激活，并继续放大。在该阈值功率电平以上，由 主级看到的负载阻抗开始随着功率电平的升高而逐渐降低，直至该负载阻抗达到其最优值 Z。，该最优值Z。出现在多赫尔蒂放大器的峰值功率电平处。 多赫尔蒂放大器在例如一并在此以供参考的美国专利申请公开20050231286和 美国专利6， 356， 149中讨论。 多赫尔蒂放大器对于半导体器件中的集成来说是非常有吸引力的候选，这是由于 其简易性，以及由于其操作仅涉及模拟信号处理技术。但代价是多赫尔蒂放大器的开发需 要非常精确的设计，甚至对非常有经验的RF(射频)电路设计者提出真正的挑战。多赫尔 蒂放大器中包含的组件的电参数(例如，陶瓷电容器及其在印制电路板(PCB)上的位置) 必须以比传统功率放大器所需的容限小得多的容限来精确定义。此外，由于机械容限，使得 主级和峰级封装的接地接触及其在PCB的输入微芯片与输出微芯片之间的位置不能足够 精确地再现，并增加了这两个放大分支之间的相位不一致性。由此，对多赫尔蒂放大器参数 的值的精度有不利影响，这导致生产线处产量变低。可以以多种方式解决这种问题。第一 种传统方式是在生产线处令人生厌地调谐多赫尔蒂放大器，这是耗费时间的并需要非常有 经验的电气工程师和人员，因此，其成本较高。第二种解决方案是涉及良好电建模的精确设 计以及利用具有低容限的组件的实施方式，这也增加了生产成本。相应地，如果集成，则将 减少如上所述与电和机械容限相关的问题，并且，多赫尔蒂放大器的优点在于更稳定的性 能和大量生产时的更低价格。那么，集成多赫尔蒂放大器的品质主要依赖于最小化所用组 件的参数值扩展的适当设计以及组件之间的寄生电磁耦合。
3
用于保证适当多赫尔蒂性能的非常一般的需求是精确的输入功率控制，涉及对被提供给主级和峰级的输入信号的幅度和相位的控制。这到头来是复杂的，原因是充当C类放大器的峰级的非线性，其可以被描述为输入阻抗和输出阻抗的功率依赖性特征。输入阻抗对功率的依赖需要输入网络的恰当设计或者主级的输入端口与峰级的输入端口之间的良好隔离。出于这个原因，一般使用混合耦合器。而由分布式传输线或由集总电容器和电感器元件构成的这种混合耦合器难以在匪IC(单片微波集成电路)中实现，这是由于缺少所需的空间，并且典型地，还由于以例如Si L匿OS(横向扩散金属氧化物半导体)技术制成的、导致功率损耗变高的半导体衬底的属性。 图1是在LDMOS工艺中制造的已知多赫尔蒂单元100的电路图。这种单元可以用作构建块，以通过并联布置的这种单元的阵列来创建高功率多赫尔蒂放大器。单元100包括在输入106与输出108之间并联布置的主放大器102和峰值放大器104。输入106经由由电容110、电感112和电容114组成的输入网络耦合至主放大器102的输入。输入106经由由电感116、电感118和电容120组成的输入网络耦合至峰值放大器104的输入。主放大器102的输出经由由电容122、电感124和电容126组成的输出网络耦合至输出108。电容122和126分别由放大器102和放大器104的寄生漏源电容Cds形成。 用当前半导体技术制造的集成多赫尔蒂放大器完全适用于工作在1900MHz范围内的PCS (个人通信服务)和位于1. 8GHz-2. 2GHz范围内的W-CDMA (宽带码分多址)的频率范围内的移动通信设备。这可以通过考虑电容122和126以及电感124的低通C-L-C输出网络来看出。该输出网络用作集成对称多赫尔蒂放大器的输出组合器。多赫尔蒂输出网络的公知的基本需求在于其提供特定特性阻抗Z。的四分之一波长传输线的功能。Z。的值被选择为多赫尔蒂放大器的主放大器级的最优负载电阻R。。集总C-L-C网络等效于阻抗反相器。这需要电容值Cds和阻抗值L如图2的表达式(202)中给出，其中"是角频率。为了工作在GHz范围内，多赫尔蒂放大器以适当的半导体技术(如L匿OS)制造。例如，在L匿OS中，供电电压Vds是大约28V-32V ;对于所选的主级器件大小，寄生漏源电容Cds的值等于1.86pF，最大漏极电流Id为1.2A;并且膝点电压Vk是4V。那么，根据表达式(204)，最优负载电阻R。是400hm。工作频率f。由表达式(206)给出，位于2GHz附近。所需的电感值L由表达式(208)给出，在2. 14GHz处等于2. 95nH，而在1. 8GHz处稍微大一点。在示例实施例中，输入网络的电感112和118在硅衬底中集成，电感116和124由接合线形成。
相应地，对于2GHz范围内的应用(如PCS和W-CDMA)，多赫尔蒂放大器的这种实施方式可以用在Si-L匿OS中。然而，对于其他频率范围，例如用于2. 5GHz-2. 7GHz和3. 4GHz-3. 8GHz频段的lGHz和WiMax (全球微波接入互操作性)，该多赫尔蒂放大器不合适。

发明内容
为了修改单元100的设计以工作于其他频率范围内，本发明的发明人提出，应当考虑以下内容。第一项考虑内容涉及在LDMOS中使用的高度掺杂硅衬底不允许创建集成高品质电感。典型地，大约为6的品质因数(Q值)是可以在2GHz频率处得到的。这种电感引入了直接影响集成多赫尔蒂放大器增益的损耗。第二项考虑内容涉及在高度掺杂的衬底上布置的接合焊盘引入了寄生电容，也引入了信号损失。因此，如果需要其中多于一个接合线具有中间接合焊盘的电感，则将发生不期望的阻抗变换或相移，还将在这种电感中引入附加信号损失。由此，CLC传输线和多赫尔蒂放大器性能将退化。第三项考虑内容涉及集成多赫尔蒂放大器器件仅在器件轮廓类似于传统AB类器件轮廓时才会在商业上成功。S卩，集成多赫尔蒂器件最好将具有类似的封装风格。然而，由此，多赫尔蒂器件的内部配置的有用区域(硅片空间)与传统放大器的相同，传统放大器具有简单得多的等效电示意图。这对设计者提出真正的挑战，这是由于总的来说，多赫尔蒂放大器针对其实施方式比传统AB类和A类RF功率器件需要多出很多组件。 这些考虑内容表现出了矛盾。 一方面，集成电感是要由接合线替代的，以避免功率损耗。另一方面，用于容纳该配置的空间或容量非常有限，由此，属于多赫尔蒂放大器不同部分且承载具有任意幅度和相位的不同电流的多个接合线将要被彼此靠近地布置。这暗示了这些接合线将不可避免地通过磁场彼此耦合，从而严重妨碍多赫尔蒂器件的操作。因此，性能最佳的多赫尔蒂器件应当包含必须布置的最小数目的组件，使得有害的磁耦合为0或至少为最小。 本发明的发明人提出了以下方案来解决该问题。 一种措施是通过从活动LDM0S冲模去除一些组件来修改多赫尔蒂放大器的输入网络，并将这些组件放到另一衬底上，和/或完全消除一些组件，以腾出L匿0S冲模上的空间。这允许降低信号损耗并腾出L匿0S冲模上的空间，以使布局不那么密。另一种措施是设计布局、接合线布置、接合线位置和接合线取向，以减小或消除网络组件之间的有害电磁耦合。 更具体地，本发明涉及如权利要求l所指定的电路。主级器件自身的(寄生)输出电容不满足上述方程(202)针对在更高频率(例如，高于2. 2GHz)处对多赫尔蒂的使用的条件。向器件输出添加分路电容甚至进一步增大了主级输出处的总电容，但添加分路电感使得可以以可测量的方式补偿输出阻抗中的变化。由此，本发明的多赫尔蒂器件变得在更宽的频率范围内高度可调。此外，如果分路电感经由另一电容连接至信号地，则该网络向多赫尔蒂放大器提供另一个新的有价值的功能，其中该组合充当所谓的"inshin"(插入分路电感)网络。如果电源连接在分路电感与RF接地电容之间，则在宽调制频带(也称为"视频频带"或"基带")内改进电存储效应。 所谓的"电存储效应"自身显现为放大信号的附加互调失真。该效应源于功率器件的漏极处的电源的非恒定电压，其在峰值功率电平处发生。其原因是"扼流"电感的较大值或四分之一波长传输线，该传输线在传统上用于将器件的漏极与DC电源的最近电容器相连接。该电感或传输线将RF信号路径与DC电源路径隔离，并实际上充当低通滤波器。如果没有对RF信号进行调制并且该RF信号具有恒定或不变的幅度(或恒定的RF包络)，则施加于扼流电感上的需求稍松。扼流电感可以较大，以提供向DC电源看进去非常高的阻抗，并由此提供较低的RF信号损失。但如果对调制后的信号进行放大，则扼流电感的值受两个矛盾的需求所限制。 一方面，电感必须足够大以向放大的RF信号提供高阻抗。典型地，该阻抗应当比RF信号路径所需的大两个量级，以允许小于1%的效率损失。另一方面，该电感必须足够小以提供针对调制信号的频谱的最高频率的最低阻抗(典型地，对于100W器件，在100MHz调制频率处，小于0.30hm)，以避免器件的漏极处的电源电压的变化。禾拥通过电感或通过四分之一波长传输线将器件与DC电源相连接的传统方式，可以仅在最高20-40MHz处满足该需求，并且，这完全低于WiMAX通信系统的需求。其原因是扼流电感太大(至少几毫微亨利)。如果INSHIN电感用作扼流则可以解决该情况，由此，DC电源可以 连接至在INSHIN器件中用作接地的电容。典型地，INSHIN电感或补偿电感对于IOOW器件 是大约0. 25nH，并一般比3-4nH的最小可能传统扼流电感小若干倍。这允许甚至在100MHz 调制信号处使电存储效应最小。 本发明的电路的实施例在权利要求2中指定。组件分布在多个衬底上。衬底之一 容纳主级和峰级，并可以在Si LDMOS技术设计规则下得到优化。其他衬底是可以以更简单 的技术(如M0S)制造的。衬底之间的互连是使用接合线实现的。这些接合线自身也用作 输入网络和输出网络的电感。可以充分控制线的长度，从而可以充分调谐电感值。
优选地，用接合线制作的电感使用多个并联接合线的来回配置，其中，相邻接合线 中的电流沿相反方向流动。这将减小由多赫尔蒂放大器的其他电子组件感受的由电感产生 的磁场。该方案还使由返回的RF电流路径占据的面积最小，并由此减小与周围组件的相互 耦合或干扰。 优选地，利用将输入网络和/或输出网络中的不同节点相连接的接合线来实现不 同电感。彼此邻近的电感位于不同取向上，例如，彼此垂直。这使这些电感之间的电磁耦合 最小。 本发明的集成多赫尔蒂放大器的其他优点在于与传统解决方案相比具有潜在地 更好的性能a)更高的可靠性，这是由于主器件处更好的功率耗散条件，由于其中热的主 器件位于更冷的峰值器件之间的布置；b)更高的效率，这是由于对主功率器件的更好接入 以及高效技术(如F类或E类操作)的更容易实施方式；c)更好的线性，这是由于对活动 器件技术的直接接入以及适当调整主级和峰级的参数的可能性；d)更大的瞬时工作频带； e)更少或较不严重的电和温度存储效应。 如上所述，集成多赫尔蒂放大器的品质主要是由于集成组件的高稳定性和最小参 数值扩展。然而，性能完全依赖于对电原理图和对非常好地定义的设计布局的适当选择，这 必须考虑到所使用的匪IC技术的所有特征和限制。实际上，对于集成多赫尔蒂放大器来 说，仅有几种可能的设计和拓扑来实现多赫尔蒂放大技术的优点。 另一种设计选择涉及使用比主级大的峰级。再一种设计选择涉及通过并联布置根 据本发明的多个多赫尔蒂放大器以形成阵列来制造大规模多赫尔蒂器件。在封装的输入导 线处组合多赫尔蒂放大器的输入，并在封装的输出导线处组合多赫尔蒂放大器的输出。那 么，这使得可以创建有吸引力的放大器器件以用于高功率(如150瓦)的应用。


通过示例并参照附图来更详细地解释本发明，在附图中 图1是已知多赫尔蒂放大器的电路图； 图2给出解释多赫尔蒂放大器的一些操作方面的公式； 图3是本发明的多赫尔蒂放大器的电路图； 图4给出解释本发明中的多赫尔蒂放大器的一些细节的公式； 图5-10给出本发明中的多赫尔蒂放大器的设计示例。 贯穿附图，相同参考标号指示相似或相应的特征。
具体实施例方式
当修改单元100的设计以工作于这些其他频率范围内时，应当考虑以下内容。第 一项考虑内容涉及在LDM0S中使用的高度掺杂硅衬底不允许创建集成高品质电感。典型 地，大约为6的最佳品质因数(Q值)是可以在2GHz频率处得到的。在所有其他频率处，或 高或低，品质因数更低。输入网络中的这种电感引入了直接影响集成多赫尔蒂放大器增益 的直接损耗。在输出网络中，这种集成电感还将影响增益以及功率能力和效率。
第二项考虑内容涉及集成多赫尔蒂放大器器件仅在器件轮廓类似于传统AB类器 件轮廓时才会在商业上成功。即，集成多赫尔蒂器件最好将具有类似的封装风格。然而，由 此，多赫尔蒂器件的内部配置的有用区域(硅片空间)与传统放大器的相同。这对设计者 提出真正的挑战，这是由于总的来说，多赫尔蒂放大器针对其实施方式比传统器件需要多 出很多组件。 这些考虑内容表现出了矛盾。 一方面，集成电感是要由接合线替代的，以避免功率 损耗。另一方面，用于容纳该配置的空间或容量非常有限，由此，多个接合线将要被彼此靠 近地布置。这暗示了这些接合线将不可避免地通过磁场彼此耦合，从而严重妨碍多赫尔蒂 操作。因此，针对其他频带的多赫尔蒂器件要包含必须布置的最小数目的组件，使得有害的 磁耦合为最小。 本发明提供了一种具有所保证的最优性能的集成多赫尔蒂放大器，这是由于其仔 细考虑了相对于电配置的设计布置以及布局中接合线相对于彼此的位置和取向。
图3是本发明中的多赫尔蒂放大器300的电路图。相对于图1的多赫尔蒂放大器 IOO，本发明的发明人提出了以下修改改变输入网络和输出网络的电配置；将一些组件从 半导体冲模101上移开，并且接合线用作电感。因此，从多赫尔蒂输入去除了大约2. 5dB的 损耗，这直接产生2. 5dB的增益改进。所去除的组件的角色可以转移至LC低通变换网络，在 多赫尔蒂冲模101的输入处由电感302和电容304形成LC低通变换网络，使用接合线作为 电感302并使用更小值的MOS电容器作为电容304。由此，可以得到最多1500hm范围内的 期望值的阻抗变换。这还保证了低输入功率损耗。 一般地，在主级102和峰级104的实施 方式中使用的场效应晶体管(FET)在低频处是不稳定的，这是由于最多40dB的非常高的增 益。因此，多赫尔蒂放大器300的输入网络包括电阻器314。电阻器314旁路电容器110， 以使偏置电压能够加到主器件102的栅极。电阻器314还支持对低频振荡的抑制。此外， 电容IIO和电阻器314的并联布置允许通过适当地选择电容值和电阻值来在宽频带内方便 地控制与被传送至峰值器件104的功率相关的、主器件102的输入功率。电容312用于以 DC块的角色将主器件102的栅极和峰值器件104的栅极分离。这使得可以独立地对主器件 102和峰值器件104进行偏置。电容110和312仅需要活动冲模101上的一点点空间。它 们还表示由于高频处的高品质因数而引起的低RF损耗。 由组件122、 124和126形成的简单CLC网络可以在2GHz范围内(例如，对于PCS 和W-CDMA)用作多赫尔蒂的输出网络。如上所述，当在其他频率范围(例如2. 5GHz-2. 7GHz 和3. 4GHz-3. 8GHz频带的lGHz和WiMax)内采用多赫尔蒂放大器时，要修改多赫尔蒂放大 器。 由于用作高于2. 2GHz频率处的CLC多赫尔蒂组合器的C组件的漏源内部电容 122(即放大器102的输出电容)太大，因此本发明修改了输出网络。如果可以根据需要来
7修改主放大器102的输出阻抗，则对输出网络的操作将是有益的。 一种非常鲁棒的解决方 案是添加分路电感306和电容308。这使得不仅能够适当地调谐放大器102的输出阻抗，而 且能够添加新功能，从而改进放大器102的相对于电存储效应的品质。与电感306串联地 布置电容器310以允许仅RF电流流经电感306，并且电容器310防止DC电流从电源流向 地，但没有实质上影响主放大器102的输出阻抗。实际上，电感306和电容器310的布置充 当补偿(或inshin)网络。 已将电感124画为在中间经由电感316连接至地。如下所示，在特定实施例中，电 感124是由包括经由具有寄生电容的接合焊盘而连接的两个接合线实现的。电容316表示 寄生电容。 一般地，可以通过使用具有低损耗和低介电常数的适当衬底来使由此导致的有 害效应最小。然而，如果寄生电容非常大，则还可以使用电容作相移LCL网络的一部分，该 相移LCL网络具有与CLC网络的属性类似的属性。在这种情况下，这些输出网络组件仅所 需参数值是不同的。 在图4的表达式(402)中给出电容308的值，其中，Cds是器件102的输出电容，并 且Li是分路电感306的值。优选地，通过一步接合线来实现电感306。然后，图4的表达式 (404)给出器件102的谐振频率f。。 另一种考虑输出网络的修改的方式如下。电容Cds太大而不能用于高于2. 2GHz的 频率。设置进一步通过添加电容308来增大器件102的输出处的电容，从而还使可用频率 甚至更低。然而，添加分路电感306补偿了这种负面效应，以使可用频率再次回到更高频 率。实际上，这种布置允许通过调谐电感306的值来将相同的活动多赫尔蒂冲模用于不同 频带。这可以通过以下方式来简单地实现改变接合线的长度，从而由于重新使用相同冲 模，使得进一步降低根据本发明的集成多赫尔蒂放大器的成本，而不需要新的设计。
为了实现这一点和其他修改，本发明的发明人还提出了几种设计重新布置，以在 离散RF功率器件封装的紧致容量内提供期望的多赫尔蒂性能。优选地，在活动冲模101上 布置尽可能少的组件。其余组件被适当地布置在活动冲模101之外，从而允许使用其他衬 底材料，例如，比活动冲模101更便宜且电和机械特性与活动冲模101不同的其他衬底材 料。这导致设计条件更灵活、成本更低并且集成多赫尔蒂放大器的性能更好。例如，创建 电容304和310作为总体上比在匪IC工艺内制造的MM(金属-绝缘体-金属)电容器具 有更好品质的低成本MOS电容器。最好用接合线来制造电感(例如，电感116U24、302和 306)，这是由于接合线实施方式是成本非常低的并具有非常好的品质因数。此外，由接合线 制成的电感具有非常高的自谐振频率值(典型地为15GHz)。以下参照图5-10来讨论各种 示例设计。然而，如果衬底101的属性允许高品质、低损耗和小寄生元件，则这些电感116、 124、302和306可以实现为集成的。 图5是图3的电路图300的设计配置500的第一示例。此处，在用于例如MOS电路 的传统衬底502和504中已创建电路300的组件。将电感116和124制作为两个并联的来 回的接合线。这避免了较高的返回电流流经其下的接地面，并将磁场保持为非常密集。该 配置还使例如电感116与302之间与耦合到多赫尔蒂放大器的其他组件的磁耦合最小。此 外，被制作为接合线的电感302和被制作为MOS电容器的电容304产生了低成本实施方式。 这些组件提供了所需的阻抗变换以及与具有最小信号损失的信号源的匹配。在当前L匿OS 技术中，配置500中的冲模101具有1. 2mm乘1. 2mm的典型尺寸。接合线506将主器件102和峰值器件104的组合点连接至输出108，并形成电感。电容508用作后匹配电容器Cpm。 注意，或多或少沿相同方向来对电感306和124进行定向。然而，电感306和124之间的耦 合对于实际应用来说较低，这是由于接合线中的电流之间的90。相位差(或正交性)。因 此，该配置没有使多赫尔蒂性能退化。 关于返回电流，实际上，所有RF电路的特征在于其返回电流路径(RCP) 。 RCP指示 了 RF电流返回至RF信号源所经由的路线。以同样的方式，所有RF组件的特征也可以在于 此。所有RF集成组件在地平面上具有非常紧致的RCP或"足迹"。这意味着，在集成电路 中，这些足迹没有重叠。这是集成组件可以彼此非常靠近地布置而没有相互耦合的危险的 原因。如果接合线用在RF电路中，则RCP可以是非常宽的，并且一般而言，RCP所占据的面 积与接合线的回路高度成比例。这意味着，靠近的线不仅通过空气中的磁场进行耦合，而且 通过其足迹进行耦合。如果接地平面中的电流具有相似的方向和取向，则耦合是正的，而如 果电流具有相反的方向，则耦合是负的。现在，与并联布置不同的、两个接合线的取向影响 线与其RCP足迹之间的耦合。选择实质上垂直的取向甚或具有回路高度不同的交叉线使不 仅通过空气中的磁场的耦合最小，而且使处于接地平面中的耦合最小。另一种制造密集磁 场且使RCP最小的方式是使用彼此靠近地并联布置且在一侧由相同接合焊盘连接的两个 接合线。在这种情况下，线具有沿相反方向流动的相等电流。该选择在参照图5-9而描述 的设计中用于电感116和124。 图6是图3中的电路300的设计配置600的第二示例。配置600适用于以下情况 其中，衬底损耗非常高，并且其中，集成电感的Q值大于20。在配置600中，在活动冲模101 上集成电感116。与配置500相比，配置600的优势在于由于输入网络的完整集成而改进的 产品稳定性。如果由接合线制成的电感116与多赫尔蒂放大器的其他组件之间的磁耦合太 大而妨碍了多赫尔蒂性能，则该配置还比配置500更有益。在当前LDM0S技术中，配置600 中的冲模101具有1. 6mm乘1. 2mm的典型尺寸。 图7是电路300的设计配置700的第三示例。配置700用于以下情况其中，衬底 损耗是可接受的，此外，电感306与电感124之间的磁耦合太高而对总体多赫尔蒂性能有负 面效应。此处，电感124由接合线制成，并利用位于活动冲模101上的接合焊盘702和704 沿相反方向布置。该配置便于使用inshin电感306和电容310。电感306由活动冲模101 与电容310之间的接合线制成，电容310在衬底504上被实现为MOS电容器。配置700使 电感124与电感306和电感508之间的磁耦合最小，这是由于其间的距离较大。
图8是电路300的设计配置800的第四示例。配置800与图7的配置700相似，但 现在已将电感116和118部分地制作为集成在活动冲模101 (匪IC)上，部分地制作为接合 线。配置800对于以下技术来说是有益的其中，衬底损耗非常高并可能对多赫尔蒂放大器 的增益有不利影响。注意，此外，线之间的磁耦合也是最小的，如配置700中一样。现在，容 纳电容304的衬底502还用于提供对电感116中的接合线进行互连的接合焊盘802和804 以及对电感118中的接合线进行互连的接合焊盘806和808。这种布置降低了多赫尔蒂放 大器的输入处的信号损失，并通过提供以下装置来提供更多灵活性该装置用于通过调整 电感116和118中的接合线的长度来调谐多赫尔蒂的输入网络。这表示出多赫尔蒂放大器 的大量生产中的巨大优势，这是由于可以通过选择接合线长度来在更宽范围的频率内将多 赫尔蒂放大器优化至特定频带，而无需重新设计和生产另一 匪IC冲模。
图9是电路300的设计配置900的第五示例。配置900的优点包括以下内容。在 相对较高的频率处，电感124的所需值变小，那么，可以在仅单个步骤中实现电感124。这 允许减少接合焊盘的数目。 一般而言，由于接合焊盘的寄生电容Cp，使得接合焊盘具有负 面效应。电感124的取向垂直于接合线506。由此，电感124与线506之间的相互耦合最 小。此外，电感124的线的RCP垂直于输出信号的线506的RCP，并一般垂直于输入106与 输出108之间的信号路径。这消除了或至少减小了干扰，并改进了多赫尔蒂放大器的稳定 性。此外，电感116的线垂直于电感124的线，从而进一步消除了不期望的耦合的来源。另 一优点在于集成多赫尔蒂放大器单元的电感124和306与由并联布置的这种单元形成的 阵列中相邻多赫尔蒂放大器单元的相应电感有相对较大的距离，以形成大规模功率多赫尔 蒂放大器件。这在对多赫尔蒂放大器器件进行扩縮时是优点，这是由于相邻单元的相互耦 合相对较低。此外，这种解决方案允许足够的空间以在中间有附加电容器的两步接合线中 布置inshin电路。即，现在，先前示例的电感306由经由额外电容906而互连的接合线902 和904形成。该网络允许控制或抑制输出电流的二次谐波。这还允许在比多赫尔蒂峰值功 率电平低多于6dB功率回退的范围内通过将输出RF电压幅度降低15%来改进器件的耐用 性。接合线902垂直于线904，并被布置在活动冲模101上，以使对二次谐波抑制的负面RCP 效应最小。 图10是电路300的设计配置1000的第六示例。配置1000提供了在活动冲模101 上具有最小数目的组件的解决方案。与配置900的区别之一是输入信号的应用的点，现在 在节点1002处。现在，节点106用于施加偏置电压。该解决方案对于集成电感的Q值非常 差的技术(例如，在3. 7GHz WiMAX频带处使用的LDMOS)来说是最有益的。
设计问题在于如果使用更大的L匿OS晶体管作为主级102和峰级104，则电感 124需要更小的值，并且可以使用两个并联的接合线来允许更大的平均RF电流流经这两个 接合线。例如，考虑使用具有6. 5mm栅极宽度的LDM0S晶体管作为主级102。其漏源供电电 压是Vds = 28V，该器件需要Zo = 400hm的特性阻抗。这需要电感124的值为Lo = 3nH， 以工作于WCDMA标准的2. 14GHz。根据设计规则，该电感值的实施方式需要利用均为1. 5nH 的电感值在两步中制成的两个接合线。此外，该布置需要两个接合焊盘，如果这两个接合焊 盘被布置在容纳MOS电容器的衬底504上，则将具有lpF的寄生电容。那么，这将导致多赫 尔蒂的阻抗反相器的性能以额外20。相移退化，给出11(T而不是9(T的移位，并给出更 低的特性阻抗Zo = 350hm而不是Zo = 400hm。结果将是效率更低、线性更差且多赫尔蒂放 大器的增益更低。现在，如果主级L匿OS晶体管是比13mm宽度的栅极大两倍的晶体管，则 阻抗124的所需值是1. 5nH。这可以通过沿垂直方向布置的一步接合线来实现，从而提供与 其他接合线的最小寄生磁耦合，还没有中间的接合焊盘。在这种情况下，由于主级102的大 两倍的平均输出电流，使得需要两个并联的接合线。该配置实质上提供了多赫尔蒂的阻抗 反相器的理想性能。
10
权利要求
一种包括多赫尔蒂放大器的电子电路，其中-多赫尔蒂放大器包括-输入(106)、输出(108)、主级(102)和峰级(104)；以及-输出网络(308、124、306、310)，将主级的输出节点和峰级的输出节点连接至输出；-输出网络包括-第一电感器(124/Lo)，耦合在主级的输出节点与峰级的输出节点之间；-分路电容器(308/Ci)，耦合在主级的输出节点和与主级的寄生电容(122)并联的信号地之间，；以及-分路电感器(306/Li)，耦合在主级的输出节点与信号地之间。
2. 根据权利要求1所述的电路，其中-所述输入位于第一衬底(502)上；-所述主级和所述峰级集成在第二衬底(101)上；以及-所述输出位于第三衬底(504)上。
3. 根据权利要求2所述的电路，其中-所述输入网络包括第二电感器(302/Lt);-所述第二电感器包括第一衬底与第二衬底之间的接合线；以及_所述分路电感器包括第二衬底与第三衬底之间的另一接合线。
4. 根据权利要求l所述的电路，其中，所述第一电感器包括多个接合线，并且，其中相邻接合线之一中的电流沿实质上相反的方向流动。
5. 根据权利要求3所述的电路，其中_所述第一电感器、所述第二电感器和所述分路电感器中的至少特定的一个包括多个接合线；以及_所述特定电感器的接合线中的相邻接合线之一中的电流沿实质上相反的方向流动。
6. 根据权利要求3、4或5所述的电路，其中_所述第一 电感器、所述第二电感器和所述分路电感器中的每一个包括各自的接合线；-所述第一电感器、所述第二电感器和所述分路电感器中的至少一对的接合线具有实质上彼此垂直的取向。
7. 根据权利要求2所述的电路，包括另一电感器(116、118)，所述另一电感器部分地集成在第二衬底中，部分地用形成第一衬底与第二衬底之间来回路径的接合线来实现。
8. 根据权利要求1、2、3、4、5、6或7所述的电路，包括与前述多赫尔蒂放大器并联的至少另一个多赫尔蒂放大器。
全文摘要
本发明涉及一种集成多赫尔蒂放大器，具有将输入连接至主级和峰级的输入网络以及将主级和峰级连接至输出的输出网络。输出网络具有与主级的寄生电容并联的接至信号地的分路电容器，并具有主级与信号地之间的分路电感器。分路配置使得可以使用宽频范围内的MMIC多赫尔蒂放大器。输入网络和/或输出网络的电感器中的至少一些是使用接合线来实现的。其取向和位置提供了线与返回RF电流路径之间的最小相互电磁耦合。
文档编号H03F1/02GK101785177SQ200880104302
公开日2010年7月21日 申请日期2008年8月22日 优先权日2007年8月29日
发明者伊戈尔·布莱德诺夫 申请人:Nxp股份有限公司