开关电容器积分与求和电路的利记博彩app

专利名称：开关电容器积分与求和电路的利记博彩app
技术领域：
本文档中所描述的设备及方法涉及电子电路设计。更明确地说，设备及方法涉及开关电容器积分与求和电路。
背景技术：
一些电子装置包括实施积分与信号求和功能两者的开关电容器电路。明确地说，S-A(sigma-ddta)调制器或转换器可使用开关电容器积分器，继之以开关电容器求和器。可采用S-A调制器(例如)以将中频(IF)信号转换成基频信号，以便满足数字信号处理的动态范围要求，且给接收器电路提供改进的适应性及可编程性。在这些及其它应用中，S-A调制器的优点包括常需要以区别小的所要信号与阻断信号(blocker)及干扰信号(interferer)的高动态范围。S-A调制器修整带外量化噪声，.目.允许组合十中抽一滤波与选择性数字滤波及IF混频以使量化噪声与相邻阻断信号两者衰减。此外，在S-A调制器架构中选择不同取样速率的能力允许单一装置适合于不同要求(例如，由多个RF标准强加的要求)。此外，较高取样速率及复杂数字信号处理的使用允许S-A转换器展现出对干扰模拟信号的相对低敏感性。
尺寸、重量、功率消耗、速度及生产成本大量隐现于设计电子装备(且尤其为例如无线接入终端的便携式电池供电电子装备)的过程中。因此，此项技术中存在减少电子装备(包括S-A调制器及包括积分器与求和器的其它装置)的功率消耗的需要。此项技术中还存在减小电子装备(包括S-A调制器及包括积分器与求和器的其它装置)的尺寸及重量的需要。此项技术中存在降低制造电子装备(包括S-A调制器及包括积分器与求
1和器的其它装置)的成本的另一需要。此项技术中存在增加电子装备(包括2-A调制器 及包括积分器与求和器的其它装置)的操作速度的又一需要。

发明内容
本文中所揭示的实施例可通过描述在开关电容器电路的单一运算放大器中实施求 和与积分功能的各种设计来解决上文所陈述的需要中的一者或一者以上。所述运算放大 器可为一运算放大器。
在一实施例中， 一种开关电容器电路包括(1)第一电路输入，其经配置以接收第 一信号；(2)第二电路输入，其经配置以接收第二信号；(3)运算放大器(OA)，其具
有OA输入及OA输出；(4)积分电容器，其耦合于所述OA输入与所述OA输出之间 以提供负反馈；(5)积分分支，其耦合于所述第一电路输入与所述OA输入之间；(6) 第一求和分支，其耦合于所述第一电路输入与所述OA输入之间；及(7)第二求和分 支，其耦合于所述第二电路输入与所述OA输入之间。所述积分分支、所述第一求和分 支及所述第二求和分支使用开关电容器技术来配置，以使得OA输出提供为以下各项的 总和的输出信号(1)第-一信号的乘积、'(2)第二信号的乘积及(3)第一信号的积分 的乘积。这些分支的特定配置可如图1C中所展示。
在一实施例中， 一种开关屯容器屯路包括(l)第一正电路输入及第一负电路输入， 其经配置以接收第一信号；(2)第二正电路输入及第二负电路输入，其经配置以接收第 二信号(3)运算放大器(OA)，其具有正OA输入、负OA输入、正0A输出及负0A 输出；(4)第--积分电容器，其耦合于所述正OA输入与所述负OA输出之间；(5)第 二积分电容器，其耦合于所述负OA输入与所述正OA输出之问；(6)第一积分分支， 其耦合于所述第一正电路输入与所述正OA输入之间；(7)第二积分分支，其耦合于所 述第一负电路输入与所述负OA输入之间；(8)第一求和分支，其耦合于所述第一负电 路输入与所述正OA输入之间；(9)第二求和分支，其耦合于所述第一正电路输入与所 述负OA输入之间；(IO)第三求和分支，其耦合于所述第二负电路输入与所述正OA输 入之间；及(ll)第四求和分支，其耦合于所述第二正电路输入与所述负OA输入之间。 所述第一积分分支、所述第二积分分支、所述第一求和分支、所述第二求和分支、所述 第三求和分支及所述第四求和分支使用开关电容器技术来配置，以使得所述对差分OA 输出提供为以下各项的总和的输出信号(1)第一信号的乘积、(2)第二信号的乘积及 (3)第--信号的积分的乘积。这些分支的特定配置可如图3中所展示。
在一实施例中， 一种电路包括(1)第一电路输入，其经配置以接收第一信号；(2)第二电路输入，其经配置以接收第二信号；(3)单一运算放大器(OA),其包含OA输 入及OA输出；(4)开关电路装置，其用于致使所述OA输出提供为以下各项的总和的 输出信号(1)第一信号的乘积、(2)第二信号的乘积及(3)第一信号的积分的乘积。
在一实施例中， 一种在开关电容器电路中处理信号的方法包括经由至少一个积分分 支而将第一输入信号提供至运算放大器(OA)的输入。所述方法还包括经由至少一个 第一求和分支而将第一输入信号提供至所述OA的输入。所述方法进一步包括经由至少 一个第二求和分支而将第二输入信号提供至所述OA的输入。所述方法进一步包括经由 至少一个反馈电容器而将来自所述OA的输出的负反馈提供至所述OA的输入。所述方 法额外包括将至少两个时钟相位提供至所述至少一个积分分支、所述至少一个第一求和 分支及所述至少一个第二求和分支的开关，以使得所述OA输出以下各项的总和(1) 第一信号的乘积、(2)第二信号的乘积及(3)第一信号的积分的乘积。
参考以下描述、图式及随附权利要求书，将更好地理解本发明的这些及其它实施例 和方面。


图1A说明示范性2-A调制器的选定块；
图1B说明经配置以执行积分与求和功能的开关电容器、单端电路的选定组件；
图1C说明经配置以使用单一运算放大器来执行积分与求和功能的开关电容器、单
端电路的选定组件；
图2说明经配置以执行积分与求和功能的开关电容器差分电路的选定组件；
图3说明经配置以使用单一运算放大器来执行积分与求和功能的开关电容器差分电
路的选定组件；
图4为说明用于控制图1B、图1C、图2及图3的开关电容器电路的开关的时钟信 号的选定方面的时序图；以及
图5展示包括具有多个小区/扇区的无线电接入网络、多个接入终端及多个基站收发 信机(base transceiver station)的无线通信系统的选定元件。
具体实施例方式
在此文档中，词"实施例"、"变量"及类似表达用于指代特定设备、过程或制品， 且未必指代相同设备、过程或制品。因此，用于一处或上下文中的"一个实施例"(或 类似表达)可指代特定设备、过程或制品；不同处的相同或类似表达可指代不同设备、过程或制品。表达"替代实施例"及类似短语可用于指示许多不同可能实施例中的一 者。可能实施例的数目未必限于两个或任一其它数量。
词"示范性"可在本文中用以意味着"充当实例、例子或说明"。本文中被描述为 "示范性"的任一实施例或变量未必被解释为与其它实施例或变量相比是优选或有利 的。此描述中所描述的所有实施例及变量为示范性实施例及变量，其经提供以使所属领 域的技术人员能够制作并使用本发明，且未必限制给予本发明的合法保护的范围。
"运算跨导放大器"或"OTA"为放大器、缓冲器或个别组件的类似布置(其中， 输入电压产生输出电流)；实质上，其为经设计以大体上提供电流源(高阻抗)输出的 压控电流源(voltage-controlled current source)。应注意，在本文档中所描述的所有实施 例中，可用运算放大器("OA")替换运算跨导放大器。如贯穿本文档所使用的"运 算放大器"的概念内包括"运算跨导放大器"的概念。
接入终端(其还可被称作AT、订户台、用户装备、UE、移动终端、MT或蜂窝式 通信装置)可为移动或静止的，且可与--个或一个以上基站收发信机通信。接入终端可 为许多类型的装置(包括但不限于个人计算机(PC)卡、外部或内部调制解调器、无线 电话及具有无线通信能力的个人数字助理(PDA))中的任一者。接入终端经由一个或 一个以上基站收发信机而将数据包传输到无线电网络控制器及从无线电网络控制器接 收数据包。
基站收发信机及基站控制器为被称为无线电网络、RN、接入网络或AN的网络的部 分。无线电网络可为UTRAN或UMTS地面无线电接入网络。无线电网络可在多个接入 终端之间输送数据包。无线电网络可进一步连接到无线电网络外部的额外网络(例如， 公司内部网络、因特网、常规公共交换电话网络(PSTN)或另一无线电网络)，且可在 每一接入终端与所述外部网络之间输送数据及语音包。取决于惯例且取决于特定实施方 案，无线电网络的基站收发信机可由其它名称来指代，包括节点B、演进式节点B (e 节点B)、基站系统(BSS)、 BTS且简单地包括基站。类似地，基站控制器可由其它名 称来指代，包括无线电网络控制器、RNC、控制器、移动交换中心或服务GPRS支持节 点。
本文档的范围扩展到使用积分器求和器电路的这些及类似无线通信系统组件以及 其它电子装备。
图1A说明S-A调制器100的选定块。S-A调制器100包括 求和器102; 积分器104;
13积分器106; 求和器跳 量化器110;
放大器/缓冲器112，其位于积分器106的输出与求和器108的输入之间；
放大器/缓冲器114，其位于积分器104的输出与求和器108的另一输入之间；及 放大器/缓冲器116，其位于S-A调制器100的输入与求和器108的第三输入之间。 可使用开关电容器电路来实施2-A调制器IOO的选定或所有积分器及求和器块。在 开关电容器电路设计中，由使用不同时钟相位而断开及闭合的开关在不同电容器之间移 动电荷。通常，时钟相位为非重叠的，以使得一些开关接通而其它开关断开，且反之亦 然。控制不同开关的非重叠相位表示所述开关的"先断后通"开关操作；例如，相位1 开关首先断开，接着相位2开关接通，且反之亦然。
在操作中，求和器108通过将分别由放大器/缓冲器112、 114及116缓冲及/或放大 的X、 Wl及W2信号相加而产生输出Y。
图1B说明经配置以按单端(非差分)方式操作的2-A调制器的开关电容器电路130 的选定组件。电路130可对应于图1A的S-A调制器100的积分器106、求和器108、缓 冲器112及缓冲器114/116。此电路拓扑使用两个运算跨导放大器；OTA132用于积分， 且OTA 134用于求和。图1B中所展示的各种开关中的每一者由时钟相位1或2及其变 量ld及2d中的一者来操作。控制每--开关的特定吋钟相位(1、 2)或相位变量(ld、 2d)的指定展示于紧接于开关的参考标志符之后的圆括号中。图4为说明这些时钟相位 及相位变量的时序图。应注意，相位变量ld为相位1的变型，其具有相同的上升沿但 具有轻微延迟的后(下降)沿。类似地，相位变量2d为相位2的变型，其具有相同的 上升沿但具有轻微延迟的后沿。在一些实施例中，相位1与相位变量ld相同，且相位2 与相位变量2d也相同。相位l/ld的活动(高)状态不与相位2/2d的活动状态重叠。当 对应于相位的控制信号处于高状态时，相应受控开关闭合，且当控制信号处于低状态时， 受控开关断开。在一些实施例中，极性被颠倒。所述时钟布置为熟悉开关屯容器设计领 域的技术人员所知。
展示于图1B中及本文档中所描述的所有其它图中的开关中的每一者可被实施(例 如)为单一互补金属氧化物半导体(CMOS)晶体管，或为PMOS与NMOS晶体管对的 并联组合。
图1C说明经配置以按单端(非差分)方式操作的S-A调制器的另一开关电容器电 路160的选定组件。电路160可对应于图1A的调制器100的积分器106、求和器108、缓冲器/放大器112及缓冲器/放大器114/116。此电路拓扑使用经配置以执行积分与求和 功能两者的单一运算跨导放大器162。以与上文关于电路130而描述的方式相同的方式， 由图4的时钟相位1、 ld、 2及2d中的一者控制图1C中所展示的各种开关中的每一者。 控制每一开关的相位(或相位变量)展示于紧接于开关的参考标志符之后的圆括号中。
经由受相位2d控制的串联开关166、串联电容器C3及受相位2控制的开关167而 将输入X路由至运算跨导放大器162的输入。经由受相位2d控制的串联开关168、串 联电容器C2及受相位2控制的开关169而将输入Wl路由至运算跨导放大器162的输 入。这两个分支(分别包括C3及C2)可被称作求和输入分支。还经由受相位ld控制 的串联开关170、串联电容器C1及受相位2控制的串联开关172而将输入Wl路由至运 算跨导放大器162的输入。受相位2d控制的开关171将电容器Cl的靠近开关170的端 子连接至接地(或连接至电路160的另一共模电压)。受相位1控制的另一开关173将 电容器C1的第二端子连接至接地(或连接至电路160的另一共模电压)。此分支(包括 电容器C1)可被称作积分器输入分支。经由电容器CS而将运算跨导放大器输出路由回 至运算跨导放大器输入。由电容器CS提供的反馈为负。
在取样周期的前半段期间，对应于相位1及ld的控制信号为高，且用于开关2及 2d的控制信号为低。因此在取样周期的前半段期间，开关170及173闭合，而开关166、 167、 168、 169、 171及172断开。在此时间期间，由输入处的信号Wl相对于接地来对 电容器C1充电。在电容器C1充电之后，开关170断开。在开关170断开之后且在受相 位2及2 d控制的开关闭合之前，C1被充电至输入电压W1且与电路16 0的其余部分切 断。当受相位2及2d控制的开关闭合时，来自Cl的电荷流入运算跨导放火器162的输 入中，所述输入由于由电容器CS提供的负反馈而可为虚拟接地。同时，信号X及W1 直接经由所述两个求和输入分支而流入运算跨导放大器162的输入中。由流经积分器及 求和输入分支的所有三个电流来对电容器CS充电。以此方式，运算跨导放大器162的 输出处的Y信号为以下各项的总和(1) Wl信号的乘积、(2) X信号的乘积及(3) 经积分的W1信号的乘积。应注意，本文档中的"乘积"意味着"与…相同"、"经放 大"或"经衰减"；换句话说，特定信号的乘积可为由恒定系数加权的所述信号。
与电路130相比，电路162中的单一 OTA的使用可有利地导致功率消耗减少、较 小尺寸、较低重量、较低制造成本及/或少了-一个内部信号节点。
图2说明具有两个OTA的Z-A调制器的开关电容器电路200的选定组件，OTA202 提供积分功能，且OTA204提供求和功能。电路200类似于电路130，但经配置以用于 以差分模式而非以单端模式操作。如在电路130的状况中，电路200可对应于图1A的调制器100的积分器106、求和器108、缓冲器/放大器112及缓冲器/放大器114/116。 可以与上文关于图1B及图1C所描述的方式相同的方式由时钟相位1、 ld、 2及2d中的 一者来操作图2中所展示的各种开关中的每一者。控制每一开关的特定时钟相位或相位 变量(1、 ld、 2、 2d)的指定紧接于开关之后展示。应注意，存在两个共模电压输入 级共模电压Vicm及输出级共模电压Vocm。 Vicm可为放大器的输入共模电压，且Vocm 可为放大器的输出共模电压(其也被假定为输入信号的共模)。这些共模电压可相同， 或其可不同。
图3说明以差分配置操作的2:-A调制器的另一开关电容器电路300的选定组件。图 3中所展示的组件可对应于图1A的调制器100的积分器106、求和器108、缓冲器/放大 器112及缓冲器/放大器114/116。此电路拓扑使用经配置以执行积分与求和功能两者的 单一差分运算跨导放大器302。以与上文关于电路130、 160及200所描述的方式相同的 方式，由图4的时钟相位或相位变量1、 ld、 2及2d中的一者来控制图3中所展示的各 种开关屮的每一者。控制每一开关的相位展示于紧接于开关的参考标志符之后的圆括号 中。
在此差分实施例300中，将输入处的信号X经由第一求和分支(以给定的次序串联 连接的开关322、电容器C3a及开关323)及第二求和分支(以给定的次序串联连接的 开关336、电容器C3b及开关337)路由至OTA 302的输入。将输入处的信号W1经由 第三求和分支(以给定的次序串联连接的开关328、电容器C2a及开关329)及第四求 和分支(以给定的次序串联连接的开关330、电容器C2b及开关331)路由至OTA302 的输入。
还将输入处的信号Wl经由第一积分器分支(开关324至327及电容器Cla)及第 二积分器分支(开关332至335及电容器Clb)路由至OTA302的输入。在第一积分器 分支屮，开关324、电容器Cla及开关325按次序串联耦合；开关326将位于电容器Cla 的一个端子与开关324之间的接合点连接至源共模供应电压Vscm;且开关327将位于 电容器Cla的第二端子与开关325之间的接合点连接至输入共模电压供应Vicm。 Vicm 可为放大器的输入共模电压，且Vscm可为输出共模电压输入信号。共模电源电压Vscm 与Vicm可相同，或其可不相同。
在第二积分器分支「11，开关334、电容器Clb及开关335按次序串联耦合；开关332 将位于电容器Clb的一个端子与开关334之间的接合点连接至源共模供应电压Vscm; 且开关333将位于电容器Clb的第二端子与开关335之间的接合点连接至输入共模电压 供应Vicm。
16如图3中所展示，以负反馈配置将OTA 302的差分输出经由反馈电容器CS1及CS2 路由回至OTA 302的差分输入。在取样周期的前半段期间，具有相位1及Id的控制信号均为高且具有相位2及2d 的控制信号均为低。因此在取样周期的第一半期间，受相位1及ld控制的开关闭合， 且受相位2及2d控制的开关断开。(在一些实施例中，极性可相反)。在取样周期的此 前半段期间，由Wl输入处的信号相对于Vicm而对电容器Cla及Clb充电。在取样周 期的前半段中对电容器Cla及Clb充电之后，开关324、 327、 333及334断开。恰在此 时，电容器Cla与Clb处于充电状态且与电路的其余部分切断。当开关325、 326、 332 及335在取样周期的后半段中闭合时，来自电容器Cla的电荷以相对于Vscm的电位流 入OTA302的正差分输入中。同样地，来自电容器Clb的电荷以相对于Vscm的电位流 入OTA 301的负差分输入中。同时，Wl的正侧及X的正侧处的信号分别经由电容器 C2b及C3b而流入OTA302的负差分输入中。类似地，来自Wl的负侧及X的负侧的信 号分别经由电容器C2a及C3a而流入OTA 302的正差分输入中。以此方式，OTA 302 提供积分与求和功能两者，以使得运算跨导放大器302的差分输出处的Y信号为以下各 项的总和(1) Wl信号的乘积、(2) X信号的乘积及(3)经积分的Wl信号的乘积。 如前所述，此处的"乘积"意味着"与...相同"、"经放大"或"经衰减"。应注意，相对于Vicm对电容器Cla及Clb充电以确保相对于输入级的共模电压而 正确地对输入信号取样；接着相对于Vscm对电容器Cla及Clb放电以确保相对于当前 级的共模电压而正确地施加取样信号。如已叙述的，Vscm与Vicm可相同或其可彼此不 同。应注意，相对于Vicm对电容器Cla及Clb充电以确保跨越与Clb串联的Cla的差 分电压正确且放大器输入共模电压等于Vicm;接着相对于Vscm对电容器Cla及Clb 放电以确保放大器的输入处的共模电压在两个时钟相位屮相同且等于Vicm。如已叙述 的，Vscm与Vicm可相同或其可彼此不同。图1A、图1B、图1C、图2及图3中所展示的电路可包括经配置以产生操作那些电 路的开关所需的不同时钟相位及相位变量的时钟产生器。图5展示具有无线电接入网络的多个小区及/或扇区102A至102G、多个接入终端 10A至10J及多个基站收发信机20A至20G (例如，节点B或e节点B)的无线通信系 统1000的选定元件。通信系统1000可使用单一载波频率或多个载波频率。此外，小区 /扇区102中的一些可使用单一载波频率，而其它小区/扇区102中的每一者可使用多个 载波频率。再另外，小区/扇区102中的不同链路(前向链路与反向链路两者)可使用不17或数据包。接入网络可进一步连接 至系统100的接入网络外部的额外网络(例如，公司内部网络或因特网)，且可在接入 终端IO与所述外部网络之间输送数据包。本文档中所描述的A调制器与积分器求和器组合可用于接入终端10、基站收发信 机20中及图5中所展示的无线电接入网络的其它组件中。虽然在本发明中可能已逐次描述各种方法的步骤及决策，但可通过联合或并行的单 独元件异步或同步地以管线方式或其它方式来执行这些步骤及决策的一些步骤及决策。 除非明确地如此指示、另外从上下文清楚或固有地要求，否则不存在以与此描述列出步 骤及决策的次序相同的次序执行所述步骤及决策的特定要求。然而，应注意，在选定的 变量中，以附图中所描述及/或所展示的特定序列执行所述步骤及决策。此外，在每一实 施例或变量中，可能不需要每一所说明的步骤及决策，而在一些实施例/变量中可能需要 未特定说明的一些步骤及决策。所属领域的技术人员还应理解，可使用各种不同技术及技艺中的任一者来表示信息 及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任 一组合来表示可贯穿以上描述而引用的数据、指令、命令、信息、信号、位、符号及码 片。所属领域的技术人员将进 一 步了解，结合本文屮所揭示的实施例而描述的各种说明 性逻辑块、模块、电路及算法步骤可被实施为电子硬件、计算机软件或两者的组合。为 了清楚地展示硬件与软件的此互换性，可能己在上文中大体根据其功能性描述了各种说 明性组件、块、模块、电路及步骤。此种功能性被实施为硬件、软件还是硬件与软件的 组合取决于特定应用及施加在整个系统上的设计约束。所属领域的技术人员可针对每一 特定应用以变化的方式实施所描述的功能性，但不应将所述实施方案决策解释为导致脱 离本发明的范围。可以通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门 阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或其经 设计以执行本文中所描述的功能的任一组合来实施或执行结合本文中所揭示的实施例 而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代例中， 处理器可为任一常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装 置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、 一个或一个以上微处 理器与DSP核心的联合或任何其它此类配置。可能已结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、由处 理器执行的软件模块或两者的组合实施。软件模块可驻存于RAM存储器、快闪存储器、 ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬磁盘、可装卸磁盘、CD-ROM 或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使 得处理器可从存储媒体读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可 与处理器成一体。处理器及存储媒体可驻存于ASIC中。ASIC可驻存于接入终端中。或 者，处理器及存储媒体可作为离散组件而驻存于接入终端中。提供所揭示的实施例的先前描述以使所属领域的任何技术人员能够制作并使用本 发明。对于所属领域的技术人员来说，对这些实施例的各种修改将为显而易见，且在不 脱离本发明的精神或范围的情况下，本文中所界定的一般原理可应用于其它实施例。因 此，并不希望将本发明限于本文中所展示的实施例，而是赋予其与本文中所揭示的原理 及新颖特征相一致的最广泛范围。
权利要求
1.一种开关电容器电路，其包含第一电路输入，其经配置以接收第一信号；第二电路输入，其经配置以接收第二信号；运算放大器(OA)，其包含OA输入及OA输出；积分电容器，其耦合于所述OA输入与所述OA输出之间以提供负反馈；积分分支，其耦合于所述第一电路输入与所述OA输入之间；第一求和分支，其耦合于所述第一电路输入与所述OA输入之间；以及第二求和分支，其耦合于所述第二电路输入与所述OA输入之间；其中所述积分分支、所述第一求和分支及所述第二求和分支使用开关电容器技术进行配置，以使得所述OA输出提供以下各项的总和的输出信号(1)所述第一信号的乘积、(2)所述第二信号的乘积及(3)所述第一信号的积分的乘积。
2. 根据权利要求1所述的开关电容器电路，其中所述积分分支包含第一电容器，其包含所述第一电容器的第一端子及所述第一电容器的第二端子；第.开关，其耦合于所述第-电路输入与所述第--电容器的所述第端子之间； 第二开关，其耦合于所述第一电容器的所述第一端子与共模电压之间； 第三开关，其耦合于所述第一电容器的所述第二端子与所述共模电压之间以及 第四开关，其耦合于所述第一电容器的所述第二端子与所述OA输入之间。
3. 根据权利要求2所述的开关电容器电路，其中所述第一求和分支包含第二电容器，其包含所述第二电容器的第一端子及所述第二电容器的第二端子；第五开关，其耦合于所述第一电路输入与所述第二电容器的所述第一端子之间；及第六开关，其耦合于所述第二电容器的所述第二端子与所述OA输入之间；且所述第二求和分支包含第三电容器，其包含所述第三电容器的第-一端子及所述第三电容器的第二端子；第七开关，其耦合于所述第二电路输入与所述第三电容器的所述第一端子之间；及第八开关，其耦合于所述第三电容器的所述第二端子与所 述OA输入之间。
4. 根据权利要求3所述的开关电容器电路，其中所述第三开关的状态受第一时钟相位控制；所述第一开关的状态受所述第一时钟相位的变量控制，所述第一时钟相位的所述 变量具有相对于所述第一时钟相位的经延迟的下降沿；所述第四开关、第六开关及第八开关的状态受第二时钟相位控制所述第二开关、第五开关及第七开关的状态受所述第二时钟相位的变量控制，所 述第二时钟相位的所述变量具有相对于所述第二时钟相位的经延迟的下降沿；且所述第一时钟相位与所述第二时钟相位相干且大体上非重叠，以使得当所述第一 开关及第三开关的所述状态为非导通时，所述第二开关、第四开关、第五开关、第 六开关、第七开关及第八开关的所述状态为导通，且当所述第二开关、第四开关、 第五开关、第六开关、第七开关及第八开关的所述状态为非导通时，所述第一开关 及第三开关的所述状态为导通。
5. 根据权利要求4所述的开关电容器电路，其进一步包含吋钟产生器，所述时钟产生 器经配置以产生所述第一时钟相位、所述第二时钟相位、以及所述第一时钟相位的 所述变量和所述第二时钟相位的所述变量。
6. 根据权利要求3所述的开关电容器电路，其中所述第一开关及第三开关的状态受第一吋钟相位控制；所述第二开关、第四开关、第五开关、第六开关、第七开关及第八开关的状态受 第二时钟相位控制；且所述第一时钟相位与所述第二时钟相位相干且大体上非重叠，以使得当所述第一 开关及第二开关的所述状态为非导通时，所述第二开关、第四开关、第五开关、第 六开关、第七开关及第八开关的所述状态为导通，且当所述第二开关、第四开关、 第五开关、第六开关、第七开关及第八开关的所述状态为非导通时，所述第一开关 及第三开关的所述状态为导通。
7. 根据权利要求6所述的开关电容器电路，其中所述第一开关至第八开关中的每一开 关包含单一互补金属氧化物半导体(CMOS)晶体管。
8. 根据权利要求6所述的开关电容器电路，其中所述第一开关至第八开关中的每一开关包含互补N沟道/P沟道金属氧化物半导体(NMOS/PMOS)晶体管对。
9. 根据权利要求6所述的开关电容器电路，其进一步包含时钟产生器，所述时钟产生 器经配置以产生所述第一时钟相位及所述第二时钟相位。
10. —种包含根据权利要求3所述的开关电容器电路的S-A调制器。
11. 一种幵关电容器电路，其包含一对差分第一电路输入，其经配置以接收第一信号，所述一对差分第一电路输入 包含第一正电路输入及第一负电路输入；一对差分第二电路输入，其经配置以接收第二信号，所述一对差分第二电路输入 包含第二正电路输入及第二负电路输入；运算放大器(OA)，其包含一对差分OA输入及一对差分OA输出，所述一对差 分OA输入包含正OA输入及负OA输入，所述一对差分OA输出包含正OA输出 及负OA输出；第一积分电容器，其耦合于所述IH OA输入与所述负OA输出之间； 第二积分电容器，其耦合于所述负OA输入与所述正OA输出之间； 第一积分分支，其耦合于所述第一正电路输入与所述正OA输入之间； 第二积分分支，其耦合于所述第一负电路输入与所述负OA输入之间 第一求和分支，其耦合于所述第一负电路输入与所述正OA输入之间； 第二求和分支，其耦合于所述第一正电路输入与所述负OA输入之间； 第三求和分支，其耦合于所述第二负电路输入与所述正OA输入之间；以及 第四求和分支，其耦合于所述第二正电路输入与所述负OA输入之间；其中所述第一积分分支、所述第二积分分支、所述第一求和分支、所述第二求和 分支、所述第三求和分支及所述第四求和分支使用开关电容器技术进行配置，以使得所述一对差分OA输出提供以下各项的总和的输出信号(l)所述第一信号的乘积、(2)所述第二信号的乘积及(3)所述第一信号的积分的乘积。
12. 根据权利要求11所述的开关电容器电路，其中所述第- 积分分支包含第一积分电容器，其包含所述第一积分电容器的第一端 子及所述第一积分电容器的第二端子第一开关，其耦合于所述第一正电路输入与所述第一积分电容器的所述第一端子之间；第二开关，其耦合于所述第一积分电容 器的所述第一端子与第一共模电压之间；第三开关，其耦合于所述第一积分电容器 的所述第二端子与第二共模电压之间及第四开关，其耦合于所述第一积分电容器 的所述第二端子与所述正OA输入之间；且所述第二积分分支包含第二积分电容器，其包含所述第二积分电容器的第一端 子及所述第二积分电容器的第二端子第五开关，其耦合于所述第一负电路输入与 所述第二积分电容器的所述第一端子之间；第六开关，其耦合于所述第二积分电容 器的所述第一端子与所述第--共模电压之间；第七开关，其耦合于所述第二积分电 容器的所述第二端子与所述第二共模电压之间；及第八开关，其耦合于所述第二积 分电容器的所述第二端子与所述负OA输入之间。
13. 根据权利要求12所述的开关电容器电路，其中所述第一求和分支包含第一求和电容器，其包含所述第一求和电容器的第一端 子及所述第一求和电容器的第二端子；第九开关，其耦合于所述第一负电路输入与 所述第一求和电容器的所述第一端子之间；及第十开关，其耦合于所述第一求和电 容器的所述第二端子与所述正OA输入之间；所述第二求和分支包含第二求和电容器，其包含所述第二求和电容器的第一端 子及所述第二求和电容器的第二端子第十一开关，其耦合于所述第一正电路输入与所述第二求和电容器的所述第一端子之间；及第十二开关，其耦合于所述第二求 和电容器的所述第二端子与所述负O A输入之间；所述第三求和分支包含第三求和电容器，其包含所述第三求和电容器的第一端-了-及所述第三求和电容器的第二端子；第十三开关，其耦合于所述第二负电路输入 与所述第三求和电容器的所述第一端子之间；及第十四开关，其耦合于所述第三求 和电容器的所述第二端子与所述正OA输入之间；且所述第四求和分支包含第四求和电容器，其包含所述第四求和电容器的第一端子及所述第四求和电容器的第二端子；第十五开关，其耦合于所述第二正电路输入 与所述第四求和电容器的所述第一端子之间；及第十六开关，其耦合于所述第四求 和电容器的所述第二端子与所述负OA输入之间。
14. 根据权利要求13所述的开关电容器电路，其中所述第三开关及第七开关的状态受第一时钟相位控制；所述第一开关及第五开关的状态受所述第一时钟相位的变量控制，所述第一时钟 相位的所述变量具有相对于所述第一时钟相位的经延迟的下降沿；所述第四开关、第八开关、第十开关、第十二开关、第十四开关及第十六开关的 状态受第二时钟相位控制；所述第二开关、第六开关、第九开关、第十一开关、第十三开关及第十五开关的 状态受所述第二时钟相位的变量控制，所述第二时钟相位的所述变量具有相对于所 述第二时钟相位的经延迟的下降沿；且所述第一时钟相位与所述第二时钟相位相干且大体上非重叠，以使得当所述第一 开关、第三开关、第五开关及第七开关的所述状态为非导通时，所述第二开关、第 四开关、第六开关及第八开关至第十六开关的所述状态为导通，且当所述第二开关、 第四开关、第六开关及第八开关至第十六开关的所述状态为非导通时，所述第一开 关、第三开关、第五开关及第七开关的所述状态为导通。
15. 根据权利要求14所述的开关电容器电路，其进一步包含吋钟产生器，所述吋钟产 生器经配置以产生所述第一时钟相位、所述第二时钟相位、以及所述第一时钟相位 的所述变量和所述第二时钟相位的所述变量。
16. 根据权利要求13所述的开关电容器电路，其中所述第一开关、第三开关、第五开关及第七开关的状态受第 一吋钟相位控制； 所述第二开关、第四开关、第六开关、第八开关、第九开关、第十开关、第十一 开关、第十二开关、第十三开关、第十四开关、第十五开关及第十六开关的状态受 第二时钟相位控制；且所述第 一 时钟相位与所述第二时钟相位相干且大体上非重叠，以使得当所述第一 开关、第三开关、第五开关及第七开关的所述状态为非导通时，所述第二开关、第 四开关、第六开关及第八开关至第十六开关的所述状态为导通，且当所述第二开关、 第四开关、第六开关及第八至第十六开关的所述状态为非导通时，所述第一开关、 第三开关、第五开关及第七开关的所述状态为导通。
17. 根据权利要求16所述的开关电容器电路，其进一步包含时钟产生器，所述时钟产 生器经配置以产生所述第 一 时钟相位及所述第二时钟相位。
18. 根据权利要求16所述的开关电容器电路，其中所述第一开关至第十六开关中的每 一开关包含单一互补金属氧化物半导体(CMOS)晶体管。
19. 根据权利要求16所述的开关电容器电路，其中所述第一开关至第十六开关中的每 一开关包含互补N沟道/P沟道金属氧化物半导体(NMOS/PMOS)晶体管对。
20. —种包含根据权利要求13所述的开关电容器电路的i:-A调制器。
21. —种电路，其包含第一电路输入，其经配置以接收第一信号； 第二电路输入，其经配置以接收第二信号； 单一运算放大器(0A)，其包含OA输入及OA输出；开关电路装置，其用于使得所述OA输出提供以下各项的总和的输出信号(1) 所述第一信号的乘积、(2)所述第二信号的乘积及(3)所述第一信号的积分的乘 积。
22. 根据权利要求21所述的电路，其中所述第一电路输入为单端输入； 所述第二电路输入为单端输入； 所述OA输入为单端输入；且 所述OA输出为单端输出。
23. 根据权利要求21所述的电路，其中 所述第一电路输入为差分输入； 所述第二电路输入为差分输入 所述OA输入为差分输入；且 所述OA输出为差分输出。
24. —种在开关电容器电路中处理信号的方法，所述方法包含将第一输入信号经由至少一个积分分支提供至运算放大器(OA)的输入； 将所述第一输入信号经由至少一个第一求和分支提供至所述OA的所述输入；将第二输入信号经由至少一个第二求和分支提供至所述OA的所述输入； 将来自所述OA的输出的负反馈经由至少一个反馈电容器提供至所述OA的所述 输入；以及将至少两个时钟相位提供至所述至少一个积分分支、所述至少一个第一求和分支 及所述至少一个第二求和分支的开关，以使得所述OA输出以下各项的总和(1) 所述第一信号的乘积、(2)所述第二信号的乘积及(3)所述第一信号的积分的乘 积。
25. 根据权利要求24所述的方法，其中所述至少一个积分分支的第一积分分支包含第一电容器，其包含所述第一电容器的第一端子及所述第一电容器的第二端子； 第一开关，其耦合于所述第一电路输入与所述第一电容器的所述第一端子之间；第二开关，其耦合于所述第一电容器的所述第一端子与共模电压之间； 第三开关，其耦合于所述第一电容器的所述第二端子与所述共模电压之间；以及 第四开关，其耦合于所述第一电容器的所述第二端子与所述OA的所述输入之 间。
26. 根据权利要求25所述的方法，其中所述至少一个第一求和分支包含第二电容器，其包含所述第二电容器的第一端 子及所述第二电容器的第二端子；第五开关，其耦合于所述第.电路输入与所述第 二电容器的所述第一端子之间；及第六开关，其耦合于所述第二电容器的所述第二 端子与所述OA的所述输入之间；且所述至少一个第二求和分支包含第三电容器，其包含所述第三电容器的第一端子及所述第三电容器的第二端子；第七开关，其耦合于所述第二电路输入与所述第 三电容器的所述第-…端子之间；及第八开关，其耦合于所述第三电容器的所述第二 端子与所述OA的所述输入之间。
27. 根据权利要求26所述的方法，其中提供至少两个时钟相位包含将第一时钟相位提供至所述第三开关；将所述第一 时钟相位的变量提供至所述第一开关，所述第一时钟相位的所述变量具有相对于所 述第一时钟相位的经延迟的下降沿；将第二时钟相位提供至所述第四开关、第六开 关及第八开关；及将所述第二时钟相位的变量提供至所述第二开关、第五开关及第七开关，所述第二时钟相位的所述变量具有相对于所述第二时钟相位的经延迟的下 降沿；且所述第--时钟相位与所述第二时钟相位相干且大体上非重叠，以使得当所述第一 开关及第三开关的所述状态为非导通时，所述第二开关、第四开关、第五开关、第 六开关、第七开关及第八开关的所述状态为导通，且当所述第二开关、第四开关、 第五开关、第六开关、第七开关及第八开关的所述状态为非导通时，所述第一开关 及第三开关的所述状态为导通。
28. 根据权利要求26所述的方法，其中提供至少两个时钟相位包含将第一时钟相位提供至所述第一开关及第三开关； 及将第二时钟相位提供至所述第二开关、第四开关、第五开关、第六开关、第七开 关及第八开关且所述第一时钟相位与所述第二时钟相位相十且大体上非重叠，以使得当所述第一 开关及第三开关的所述状态为非导通时，所述第二开关、第四开关、第五开关、第 六开关、第七开关及第八开关的所述状态为导通，且当所述第二开关、第四开关、 第五开关、第六开关、第七开关及第八开关的所述状态为非导通时，所述第一开关 及第三开关的所述状态为导通。
29. 根据权利要求24所述的方法，其巾所述第一输入信号为差分信号；所述第二输入信号为差分信号；所述至少 一 个积分分支包含两个积分分支； 所述至少一个第一求和分支包含两个第一求和分支；且所述至少'个第二求和分支包含两个第二求和分支。
全文摘要
本发明提供一种开关电容器电路，其采用单一运算放大器来实施积分器与求和器两者。经由(1)一个或一个以上积分分支及(2)一个或一个以上第一求和分支而将一个输入信号路由至所述运算放大器的输入。经由一个或一个以上第二求和分支而将第二输入信号路由至所述运算放大器的所述输入。所述分支中的每一者包括电容器及受不同时钟相位控制的许多开关。所述开关电容器电路可为单端或差分的。所述电路可用于蜂窝式通信系统的接入终端中。所述接入终端可在码分多址(CDMA)通信标准下操作。
文档编号H03M3/00GK101663819SQ200880012915
公开日2010年3月3日 申请日期2008年4月21日 优先权日2007年4月23日
发明者伦纳特·K-A·马特 申请人:高通股份有限公司