专利名称：偏置量恒定化运算放大电路的利记博彩app
技术领域：
本发明涉及运算放大电路，特别是涉及一种在输出动态范围的范围 中，使偏置电压恒定的运算放大电路。
背景技术：
近年来，关于液晶面板、有机EL面板，以便携设备、小型移动设备 和大型面板设备的用途为中心，强烈希望低消耗功率并且可以在较宽的输 出电压范围输出恒定的偏置量的运算放大电路。过去，为了实现较宽的输 出电压范围， 一般使用运算放大电路，但在较宽的输出范围内实现偏置量 恒定化，在电路构成上是不可能的。用图18对现有的运算放大电路进行说明。运算放大电路由输入段、 相位补偿部和输出段3大部分构成。运算放大电路接受来自偏压电路的偏 压电压VBP0、 VBP1、 VBP2、 VBP3、 VBP4、 VBN0、 VBN1、 VBN2、 VBN3、 VBN4进行希望的动作。用图10对现有的运算放大电路的偏置量的特殊性进行说明。图10A 的波形是使INP从在AVSS加上过驱动电压(over drive voltage)的电位 变化到从AVDD减去过驱动电压的电位时的波形。这时，将在输入段的 PMOS电流源即MP1中流动的电流设定为Idpl，将在NMOS电流源即 MN1中流动的电流设定为Idnl。图10B的波形是使INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的在PMOS 晶体管MP1中流动的电流Idpl的电流特性。在t3期间中，由于PMOS 差动对晶体管MP2和MP3断开，所以，没有电流流过。图10C的波形是 使INP从在AVSS加上过驱动电压的电位变化到从AVDD减去过驱动电 压的电位时的在NMOS晶体管MN1中流动的电流Idnl的电流特性。在 tl期间中，由于晶体管MN2和MN3断开，所以，没有电流流过。图10D的波形是将使INP从在AVSS加上过驱动电压的电位变化到从AVDD减 去过驱动电压的电位时的Idpl和Idnl的电流特性相加组合后的电流特性。 在tl期间中，由于NMOS电流源MN1停止，所以，将Idpl和Idnl的电 流特性相加组合后的电流值成为Idpl。在t2期间中，由于NMOS电流源 MN1和PMOS电流源MP1均动作，所以，将Idpl和Idnl相加组合后的 电流值就成为其相加后的电流值。在t3期间，由于PMOS电流源MP1停 止，所以，将Idpl和Idnl相加组合后的电流值成为Idnl。图10E的波形表示使INP从在AVSS加上过驱动电压的电位变化到从 AVDD减去过驱动电压的电位时的偏置量特性。在理想的运算放大器特性 方面，若将Idpl禾BIdnl相加组合后的电流较多，则增益上升，偏置量减 小。另一方面，若将Idpl和Idnl相加组合后的电流较少，则增益下降， 偏置量增大。即根据在图10D表示的将Idpl和Idnl的电流特性相加组合 后的电流特性，在tl期间和他3期间中，偏置量值增大，在t2期间中， 偏置量值减小。即输入段的增益根据输入电压值进行变动，结果导致偏置 量值也根据输入电压值进行变动，不能实现恒定的偏置量。发明内容鉴于所述问题，本发明的课题是在运算放大电路中，在较宽的输出电 压范围的情况下实现恒定的偏置量。下面，采取如下的机构。作为偏置量恒定化运算放大电路，具有运算放大电路，其具有第1 恒流源、第2恒流源、和具有第1差动对以及第2差动对的输入段；偏压电路，其向所述运算放大电路供给偏压电压；偏置量恒定化电路，其通过所述运算放大电路的输入电压对所述输入段进行控制。这样，通过在现有的运算放大电路设置偏置量恒定化电路，可以根据输入电压对PMOS差动电流源和NMOS差动电流源的电流进行控制。由 此，可以在低消耗功率并且偏置量恒定方面带来较大的效果。
图1是本发明的实施方式1所涉及的偏置量恒定化运算放大电路的电 路图。图2是本发明的实施方式2所涉及的偏置量恒定化运算放大电路的电 路图。图3是本发明的实施方式3所涉及的偏置量恒定化运算放大电路的电 路图。图4是本发明的实施方式4所涉及的偏置量恒定化运算放大电路的电路图。图5是本发明的实施方式5所涉及的偏置量恒定化运算放大电路的电 路图。图6是本发明的实施方式6所涉及的偏置量恒定化运算放大电路的电 路图。图7是本发明的实施方式7所涉及的偏置量恒定化运算放大电路的电 路图。图8是本发明的实施方式8所涉及的D/A变换器的电路图。 图9是本发明的实施方式1所涉及的D/A变换器的电路图。 图IO是现有的运算放大电路的时序图。图11是本发明的实施方式1所涉及的偏置量恒定化运算放大电路的 时序图。图12是本发明的实施方式2所涉及的偏置量恒定化运算放大电路的 时序图。图13是本发明的实施方式3所涉及的偏置量恒定化运算放大电路的 时序图。图14是本发明的实施方式4所涉及的偏置量恒定化运算放大电路的 时序图。图15是本发明的实施方式5所涉及的偏置量恒定化运算放大电路的 时序图。图16是本发明的实施方式6所涉及的偏置量恒定化运算放大电路的 时序图。图17是本发明的实施方式7所涉及的偏置量恒定化运算放大电路的 时序图。图18是现有的运算放大电路的电路图。
具体实施方式
实施方式1图1表示本发明的实施方式1所涉及的偏置量恒定化运算放大电路的电路图。本发明所涉及的偏置量恒定化运算放大电路10由偏置量恒定化 电路200和现有的运算放大电路30构成。偏置量恒定化电路200由如下构成将电压生成部23的输出电压值 和运算放大电路30的输入电压INP进行比较的电压比较电路21;生成电 压比较电路21的输出电压Vswl的反相信号Vnswl的反相器22;将Vnswl 作为控制信号，对向PMOS差动晶体管的栅极的电压AVDD的供给的有 无进行切换的PMOS开关MP4;将Vswl和Vnswl作为控制信号，对向 PMOS差动晶体管的栅极的偏压电压的供给的有无进行切换的开关MN5 和MP5;将Vnswl作为控制信号，对向NMOS差动晶体管的栅极的电压 AVSS的供给的有无进行切换的NMOS开关MN4;和将Vswl和Vnswl 作为控制信号，对向NMOS差动晶体管的栅极的偏压电压的供给的有无 进行切换的开关MN6和MP6。运算放大电路10具有根据电压生成部23的输出电压和运算放大电路 30的输入电压INP的比较结果，对PMOS差动电流源和NMOS差动电流 源的接通/断开进行切换的功能。下面，用图11对运算放大电路10的动作 进行说明。另外，在下面的说明中，设定电压生成部23的输出电压为Va。 另外，设定电压比较电路21在INP比Va大时输出AVDD， INP比Va 小时输出AVSS。图11A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图11B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图11C)。在INP比 Va小的期间中，由于晶体管MP1接通，所以，流过恒定的电流作为Idpl， 在INP比Va大的期间中，由于晶体管MP1断开，所以，没有Idpl流过(参照图11D、 E)。在INP比Va小的期间中，由于晶体管MN1断开， 所以，没有Idnl流过，在INP比Va大的期间中，由于晶体管MN1接通，所以，流过恒定的电流作为Idnl (参照图IIF、 G)。其结果，根据本实 施方式所涉及的偏置量恒定化运算放大电路10，由于以INP和Va —致的 点为基准，来只接通PMOS恒流源和NMOS恒流源的任意一个，所以， 可以在较宽的电压范围获得恒定的偏置量特性(参照图11H)。 实施方式2图2表示本发明的实施方式2所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路11由偏置量恒 定化电路201和现有的运算放大电路30构成。本实施方式所涉及的偏置 量恒定化运算放大电路11和在图1表示的偏置量恒定化运算放大电路10 的较大的不同点是通过对差动对的晶体管的栅极电压进行控制来使偏置 量保持恒定。偏置量恒定化电路201由如下构成将电压生成部23的输出电压值 和运算放大电路30的输入电压INP进行比较的电压比较电路21;生成电 压比较电路21的输出电压Vswl的反相信号Vnswl的反相器(inverter) 22;将Vnswl作为控制信号，对是否在PMOS差动对的晶体管的栅极电 压INP—P供给AVDD进行切换的PMOS开关MP5;将Vswl和Vnswl 作为控制信号，对是否在PMOS差动对的晶体管的栅极电压INP_P供给 INP进行切换的开关MN7和MP7;对是否在NMOS差动对的晶体管的栅 极电压INP—N供给AVSS进行切换的NMOS开关MN5;将Vswl和Vnswl 作为控制信号，对是否在NMOS差动对的晶体管的栅极电压INP—N供给 INP进行切换的开关MN6和MP6;对是否在PMOS差动对的晶体管的栅 极电压INN—P供给AVDD进行切换的PMOS开关MP4;将Vswl和Vnswl 作为控制信号，对是否在PMOS差动对的晶体管的栅极电压INN—P供给 差动放大器30的输出OUT进行切换的开关MN9和MP9;对是否在NMOS 差动对的晶体管的栅极电压INN一N供给AVSS进行切换的NMOS开关 MN4;禾口将Vswl和Vnswl作为控制信号，对是否在NMOS差动对的晶 体管的栅极电压INN一N供给OUT进行切换的开关MN8和MP8。下面，用图12对运算放大电路11的动作进行说明。另外，在下面的 说明中，设定电压生成部23的输出电压为Va。另外，设定电压比较电路 21在INP比Va大时输出AVDD， INP比Va小时输出AVSS。10图12A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图12B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图12C)。在INP比 Va小的期间中，由于差动对MP2和MP3接通，所以，在差动对流过Idpl， 在INP比Va大的期间中，由于差动对MP2和MP3断开，所以，在差动 对没有Idp流过(参照图12D、 E)。在INP比Va小的期间中，由于差动 对MN2和MN3断开，所以，在差动对没有Idnl流过，在INP比Va大的 期间中，由于差动对MN2和MN3接通，所以在差动对流过Idnl (参照图 12F、 G)。其结果，根据本实施方式所涉及的偏置量恒定化运算放大电路 11，由于以INP和Va —致的点为基准来只使PMOS差动对和NMOS差 动对的任意一个接通，所以，可以在较宽的电压范围获得恒定的偏置量特 性(参照图12H)。实施方式3图3表示本发明的实施方式3所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路12由偏置量恒 定化电路202和现有的运算放大电路30构成。本实施方式所涉及的偏置 量恒定化运算放大电路12和在图2表示的偏置量恒定化运算放大电路11 的较大的不同点是通过只对PMOS的差动对的栅极电压进行控制，可以以 电压生成部23的输出电压Va为基准改变偏置量的值。作为偏置量恒定化电路202的构成，从图2表示的偏置量恒定化电路 201删除全部控制INP一N的开关，使INP一P和INP连接。另外，将控制 INN一N的开关全部删除，将INN一N和OUT连接。下面，用图13对运算放大电路12的动作进行说明。另外，在下面的 说明中，设定电压生成部23的输出电压为Va。另外，设定电压比较电路 21在INP比Va大时输出AVDD， INP比Va小时输出AVSS。图13A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl成为AVDD(参照图13B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图13C)。在INP比 Va小的期间中，由于差动对MP2和MP3接通，所以在差动对流过Idpl， 在INP比Va大的期间中，由于差动对MP2和MP3断开，所以，在差动 对没有Idpl流过(参照图13D、 E)。在INP比Vtl小的期间中，由于差 动对MN2和MN3在晶体管特性上断开，所以，在差动对没有Idnl流过， 在INP比Vtl大的期间中，由于差动对MN2和MN3接通，所以，在差动 对流过Idnl (参照图13F、 G)。其结果，根据本实施方式所涉及的偏置 量恒定化运算放大电路12，可以在INP比Va大的期间获得恒定的偏置量 特性(参照图13H)。 实施方式4图4表示本发明的实施方式4所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路13由偏置量恒 定化电路203和现有的运算放大电路30构成。本实施方式所涉及的偏置 量恒定化运算放大电路13和在图2表示的偏置量恒定化运算放大电路11 较大的不同点是通过只对NMOS的差动对的栅极电压进行控制，可以以 电压生成部23的输出电压为基准改变偏置量的值。下面，用图14对运算放大电路13的动作进行说明。另外，在下面的 说明中，设定电压生成部23的输出电压为Va。另外，设定电压比较电路 21在INP比Va大时输出AVDD， INP比Va小时输出AVSS。图14A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图14B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图14C)。在INP比 Vt2大的期间中，由于差动对MP2和MP3在晶体管特性上断开，所以在 差动对没有Idpl流过，在INP比Vt2小的期间，由于差动对MP2和MP3 接通，所以，在差动对流过Idpl (参照图14D、 E)。在INP比Va小的 期间中，由于差动对MN2和MN3断开，所以，在差动对没有Idnl流过， 在INP比Va大的期间中，由于差动对MN2和MN3接通，所以，在差动对流过Idnl (参照图14F、 G)。其结果，根据本实施方式所涉及的偏置 量恒定化运算放大电路13，可以在INP比Va小的期间获得恒定的偏置量 特性(参照图14H)。 实施方式5图5表示本发明的实施方式5所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路14由偏置量恒 定化电路204和现有的运算放大电路30构成。偏置量恒定化电路204采 用的结构是在图3表示的偏置量恒定化电路202追加电流调整电路24。 电流调整电路24具有漏极和MN1的漏极连接，源极与AVSS连接的 NMOS晶体管MN1 — 1;和将Vswl和Vnswl作为控制信号，对在MN1 一l的栅极供给与MN1相同的偏压电压还是供给AVSS进行切换的 MNIO、 MP10和MN11。下面，用图15对运算放大电路14的动作进行说明。另外，在下面的 说明中，设定电压生成部23的输出电压为Va。另外，设定电压比较电路 21在INP比Va大时输出AVDD， INP比Va小时输出AVSS。图15A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图15B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图15C)。在INP比 Va小的期间中，由于差动对MP2和MP3接通，所以，在差动对流过Idpl， 在INP比Va大的期间中，由于差动对MP2和MP3断开，所以，在差动 对没有Idpl流过(参照图15D、 E)。在INP比Vtl小的期间中，由于差 动对MN2和MN3在晶体管特性上断开，所以在差动对没有Idnl流过， 在INP比Vtl大的期间中，由于差动对MN2和MN3接通，所以，在差动 对流过Idnl。进而，在INP比Va大的期间中，由于MN1 — 1也接通，所 以，在Idnl加上在MN1 — 1流动的电流Idnl — l的电流，流过差动对(参 照图15F、 G)。其结果，根据本实施方式所涉及的偏置量恒定化运算放 大电路14，可以在INP比Va大的期间获得恒定的偏置量特性，进而，可 以减小偏置量值(参照图15H)。另外，也可以在图2表示的偏置量恒定化电路201或在图4表示的偏 置量恒定化电路203追加和电流调整电路24相同的电路。这样构成的偏 置量恒定化运算放大电路也起到和所述相同的效果。实施方式6图6表示本发明的实施方式6所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路15由偏置量恒 定化电路205和现有的运算放大电路30构成。偏置量恒定化电路205采 用的结构是在图3表示的偏置量恒定化电路202追加n个电流调整电路 24和可以以控制信号ICNT[n:O]对这些电流调整电路进行任意地选择的选 择器26。下面用图16对运算放大电路15的动作进行说明。另外，在下面的说 明中，设定电压生成部23的输出电压为Va。另夕卜，设定电压比较电路21 在INP比Va大时输出AVDD， INP比Va小时输出AVSS。图16A的波形是使运算放大电路30的输入电压INP从在AVSS加上 过驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在 INP比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图16B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图16C)。在INP比 Va小的期间中，由于差动对MP2和MP3接通，所以，在差动对流过Idpl， 在INP比Va大的期间中，由于差动对MP2和MP3断开，所以，在差动 对没有Idpl流过(参照图16D、 E)。在INP比Vtl小的期间中，由于差 动对MN2和MN3在晶体管特性上断开，所以在差动对没有Idnl流过， 在INP比Vtl大的期间中，由于差动对MN2和MN3接通，所以在差动对 流过Idnl。进而，在INP比Va大的期间中，由于MN1 — 1也接通，所以， 将Idnl与在电流调整电路24流过的合计(total)电流Idnlx相加后的电 流，流过差动对(参照图16F、 G)。其结果，根据本实施方式所涉及的 偏置量恒定化运算放大电路15，可以在INP比Va大的期间获得恒定的偏 置量特性，进而，可以任意减小偏置量值(参照图16H)。另夕卜，也可以在图2表示的偏置量恒定化电路201或在图4表示的偏 置量恒定化电路203追加和n个电流调整电路24以及选择器26相同的电路。这样构成的偏置量恒定化运算放大电路也起到和所述相同的效果。 实施方式7图7表示本发明的实施方式7所涉及的偏置量恒定化运算放大电路的 电路图。本实施方式所涉及的偏置量恒定化运算放大电路16由偏置量恒 定化电路206和现有的运算放大电路30构成。偏置量恒定化电路205是 在图6表示的偏置量恒定化电路205追加了以控制信号VaCNT[n:O]对电 压生成部23的输出电压Va任意地进行选择的选择器27的电路。下面，用图17对运算放大电路16的动作进行说明。另外，在下面的 说明中，设定电压生成部23的输出电压为Va。另外，设定电压比较电路 21在INP比Va大时输出AVDD， INP比Va小时输出AVSS。图17的波形是使运算放大电路30的输入电压INP从在AVSS加上过 驱动电压的电位变化到从AVDD减去过驱动电压的电位时的波形。在INP 比Va小的期间中，Vswl成为AVSS，在INP比Va大的期间中，Vswl 成为AVDD(参照图17B)。在INP比Va小的期间中，Vnswl成为AVDD， 在INP比Va大的期间中，Vnswl成为AVSS (参照图17C)。在IKP比 Va小的期间中，由于差动对MP2和MP3接通，所以，在差动对流过Idpl， 在INP比Va大的期间中，由于差动对MP2和MP3断开，所以，在差动 对没有Idpl流过(参照图17D、 E)。在INP比Vtl小的期间中，由于差 动对MN2和MN3在晶体管特性上断开，所以，在差动对没有Idnl流过， 在INP比Vtl大的期间中，由于差动对MN2和MN3接通，所以，在差动 对流过Idnl。进而，在INP比Va大的期间中，由于MN1 — 1也接通，所 以，将Idnl与在电流调整电路24流过的合计电流Idnlx相加后的电流流 过差动对(参照图17F、 G)。其结果，根据本实施方式的偏置量恒定化 运算放大电路16，可以在INP比Va大的期间获得恒定的偏置量特性，进 而，可以任意地减小偏置量值。进而，可根据VaCNT[n:O]将Va设定为任 意的电压。实施方式8图8表示本发明的实施方式8所涉及的D/A变换器的电路图。本实施 方式所涉及的D/A变换器50包括偏置量恒定化运算放大电路17、由 VH和VL生成多个电压Vref[n:l]的电压生成部41、和从多个电压Vrefln:l]15中选择任意一个作为INP供给到运算放大电路17的选择器42。偏置量恒 定化运算放大电路17由将在图5表示的偏置量恒定化电路204中的电压 生成部23和电压比较电路21删除后的偏置量恒定化电路204—1和现有 的运算放大电路30构成。选择器42按照输入的数据信号DATA[n:O]，将模拟电压输出作为运 算放大电路30的输入电压INP进行供给。另外，通过使用DATA[n:O]中 的一个作为偏置量恒定化电路204—1的Vswl，从而可以将电压生成部23 和电压比较电路21删除，可以实现低面积化。实施方式9图9是本发明的实施方式9所涉及的D/A变换器的电路图。本实施方 式所涉及的D/A变换器51的结构是在图S表示的D/A变换器50追加了 寄存器43。寄存器43按照控制信号BCNT[n:0]，对生成运算放大电路30 的偏压电压的偏压电路40所生成的偏压电压进行调整。根据本实施方式，通过偏置量恒定化电路204—1进行偏置量调整， 在产生运算放大电路30的偏置量以外的模拟特性劣化时，可以通过变更 控制信号BCNT [n:O]来调整偏压电压，从而能对运算放大电路30的所有 的特性进行调整。
权利要求
1.一种偏置量恒定化运算放大电路，其具有运算放大电路，其具有第1恒流源、第2恒流源和具有第1差动对以及第2差动对的输入段；偏压电路，其向所述运算放大电路供给偏压电压；偏置量恒定化电路，其通过所述运算放大电路的输入电压对所述输入段进行控制。
2. 根据权利要求1所述的偏置量恒定化运算放大电路，其特征在于，所述偏置量恒定化电路具有第1开关，其切换所述第1恒流源的接通/断开；第2开关，其切换所述第2恒流源的接通/断开；电压生成部，其决定对所述第1开关和所述第2开关进行控制的控制 信号的变化定时；电压比较器，其根据所述运算放大电路的正相输入端子的输入电压和 所述电压生成部的输出电压生成所述控制信号。
3. 根据权利要求l所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路具有第1开关，其切换所述第1差动对的正相输入的接通/断开； 第2开关，其切换所述第1差动对的反相输入的接通/断开； 第3开关，其切换所述第2差动对的正相输入的接通/断开； 第4开关，其切换所述第2差动对的反相输入的接通/断开； 电压生成部，其决定对所述第1到第4开关进行控制的控制信号的变 化定时；电压比较器，其根据所述运算放大电路的正相输入端子的输入电压和 所述电压生成部的输出电压生成所述控制信号。
4. 根据权利要求l所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路具有第1开关，其切换所述第1差动对的反相输入的接通/断开；第2开关，其切换所述第1差动对的正相输入的接通/断开； 电压生成部，其决定对所述第1开关和所述第2开关进行控制的控制 信号的变化定时；电压比较器，其根据所述运算放大电路的正相输入端子的输入电压和 所述电压生成部的输出电压生成所述控制信号。
5. 根据权利要求1所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路具有第1开关，其切换所述第2差动对的反相输入的接通/断开； 第2开关，其切换所述第2差动对的正相输入的接通/断开； 电压生成部，其决定对所述第1开关和所述第2开关进行控制的控制 信号的变化定时；电压比较器，其根据所述运算放大电路的正相输入端子的输入电压和 所述电压生成部的输出电压生成所述控制信号。
6. 根据权利要求3所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路还具有和所述第1恒流源并联连接的第3恒流源； 切换所述第3恒流源的接通/断开的第5开关； 和所述第2恒流源并联连接的第4恒流源；以及 切换所述第4恒流源的接通/断开的第6开关； 所述控制信号对所述第1到第6开关进行控制。
7. 根据权利要求4所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路还具有和所述第1恒流源并联连接的第3恒流源；以及 切换所述第3恒流源的接通/断开的第3开关；所述控制信号对所述第1到第3开关进行控制。
8. 根据权利要求5所述的偏置量恒定化运算放大电路，其特征在于，所述偏置量恒定化电路还具有和所述第2恒流源并联连接的第3恒流源；以及 切换所述第3恒流源的接通/断开的第3开关； 所述控制信号对所述第1到第3开关进行控制。
9. 根据权利要求6所述的偏置量恒定化运算放大电路，其特征在于， 所述偏置量恒定化电路还具有能对所述第3恒流源的电流值进行任意地调整的第1电流调整电路；以及能对所述第4恒流源的电流值进行任意地调整的第2电流调整电路。
10. 根据权利要求7所述的偏置量恒定化运算放大电路，其特征在于，所述偏置量恒定化电路还具有能对所述第3恒流源的电流值进行任 意地调整的电流调整电路。
11. 根据权利要求8所述的偏置量恒定化运算放大电路，其特征在于，所述偏置量恒定化电路还具有能对所述第3恒流源的电流值进行任 意地调整的电流调整电路。
12. 根据权利要求2、 3、 4和5中任意一项所述的偏置量恒定化运算 放大电路，其特征在于，所述偏置量恒定化电路还具有能对所述电压生成部的输出电压进行任意地调整的电压调整电路。
13. 根据权利要求1所述的偏置量恒定化运算放大电路，其特征在于，所述偏置量恒定化电路具有能对所述偏压电压进行任意地调整的偏 压电压调整电路。
14. 一种D/A变换器，其具有 权利要求1的偏置量恒定化运算放大电路； 生成多个电压的电压生成部；和按照输入的多位的数据信号从所述多个电压选择任意一个输入到所 述运算放大电路的选择器；所述偏置量恒定化电路具有切换所述第1恒流源的接通/断开的第1开关；和 切换所述第2恒流源的接通/断开的第2开关； 所述第1开关和所述第2开关由所述数据信号控制。
15. —种D/A变换器，其具有 权利要求1的偏置量恒定化运算放大电路； 生成多个电压的电压生成部；和按照输入的多位的数据信号从所述多个电压选择任意一个输入到所 述运算放大电路的选择器；所述偏置量恒定化电路具有第1开关，其切换所述第1差动对的正相输入的接通/断开； 第2开关，其切换所述第1差动对的反相输入的接通/断开； 第3开关，其切换所述第2差动对的正相输入的接通/断开；和 第4开关，其切换所述第2差动对的反相输入的接通/断开；所述第1到第4开关由所述数据信号控制。
16. —种D/A变换器，其具有 权利要求1的偏置量恒定化运算放大电路； 生成多个电压的电压生成部；和按照输入的多位的数据信号从所述多个电压选择任意一个输入到所 述运算放大电路的选择器；所述偏置量恒定化电路具有第1开关，其切换所述第1差动对的反相输入的接通/断开；和 第2开关，其切换所述第1差动对的正相输入的接通/断开； 所述第1开关和所述第2开关由所述数据信号控制。
17. —种D/A变换器，其具有 权利要求1的偏置量恒定化运算放大电路； 生成多个电压的电压生成部；和按照输入的多位的数据信号从所述多个电压选择任意一个输入到所 述运算放大电路的选择器；所述偏置量恒定化电路具有第1开关，其切换所述第2差动对的反相输入的接通/断开；和 第2开关，其切换所述第2差动对的正相输入的接通/断开；所述第1开关和所述第2开关由所述数据信号控制。
全文摘要
在偏置量恒定化运算放大电路中，运算放大电路具有第1恒流源、第2恒流源、以及具有第1差动对和第2差动对的输入段。偏压电路向运算放大电路供给偏压电压。偏置量恒定化电路通过运算放大电路的输入电压对输入段进行控制。
文档编号H03F3/45GK101325405SQ20081010948
公开日2008年12月17日 申请日期2008年6月12日 优先权日2007年6月14日
发明者小岛友和, 小岛宽, 小川宗彦 申请人:松下电器产业株式会社