专利名称：电容电路的利记博彩app
技术领域：
本发明是关于一种电容电路，且特别是一种具有线性电容值的高密度电 容电路。
背景技术：
许多无线通讯装置，如移动电话都需具备模拟及数字信号处理功能，所 以移动电话的收发端均需具备模拟及数字混合信号的处理功能。而混合信号 设备使用模拟及数字电路以进行模拟及数字处理时，电容是最重要的组件之 一，其中电容值的电压系数更是决定电容运作效能的关键参数。
利用现有技术的数字互补型金属氧化物半导体(ComplementaryMetal-Oxi de-Semiconductor，CMOS)工艺制造电容的综合方法，不仅增加复杂度还会产生 额外的成本，或者制造出来的电容在足够大的偏压范围下，其电容值欠缺所 要的线性值。在一对金属层之间夹着夹层电介质(interleveldielectric)的金属电 容已逐渐开发研究。此金属电容的制造已完全整合到现存工艺的末端，利用 现存金属及氧化沉淀工艺可用来产生金属电容。然而，现存金属构造结合厚 实的夹层电介质的工艺仅能制造大面积但不精确的电容。所以其它金属电容 己经改用钽(Ta)或者氮钽化合物金属层(TaN)，但是钽或氮钽化合物的电容需 导入更多的沉积以及光罩程序而增加工艺的成本。因此，找出一种可经由现 存标准CMOS工艺，无需付出额外成本即可制造的可靠、线性的电容电路是 刻不容缓的。
发明内容
为解决上述无法在不付出额外成本的情况下制造可达到所要的可靠度与 线性度电容值的电容电路的问题，本发明提出一种电容电路，既可在操作电 压上提供线性动态电容及稳定电容值，又不需要额外的成本。
本发明提供的一种技术方案为提供一种电容电路，包含第一电容、第 二电容、第三电容、第四电容、第一压差产生器以及第二压差产生器。第一 电容包含耦接至第一节点的正压端及耦接至第二节点的负压端。第二电容包 含耦接至第一节点的负压端及耦接至第二节点的正压端。第三电容包含耦接 至第一节点的正压端及耦接至第三节点的负压端。第四电容包含耦接至第一 节点的负压端及耦接至第三节点的正压端。第一压差产生器耦接第二节点及 第四节点，用来在第二节点及第四节点间提供第一压差。第二压差产生器耦 接第四节点及第三节点，用来在第四节点及第三节点间提供第二压差。
本发明提供的另一种技术方案为提供一种电容电路，包含第一电容组、 第二电容组、第三电容组、第四电容组。第一电容组耦接于第一节点及第二
节点，第二电容组耦接于第一节点及第三节点，第三电容组耦接第一节点及 第四节点，第四电容组耦接第一节点及第五节点，其中每一电容组皆包含第 一电容、第二电容、第一端及第二端，而第一电容包含耦接至第一端的正压 端及耦接至第二端的负压端，第二电容包含耦接至第一端的负压端及耦接至 第二端的正压端，每一电容组分别经由第一端及第二端与对应的节点相耦接。 电容电路更包含第一压差产生器、第二压差产生器、第三压差产生器、第四 压差产生器。第一压差产生器耦接于第三节点及第六节点，第二压差产生器 耦接于第二节点及第六节点，第三压差产生器耦接于第六节点及第四节点， 第四压差产生器耦接于第六节点及第五节点，其中每一压差产生器皆包含第 一端及第二端，每一压差产生器皆在第一端及第二端间提供对应压差，且皆 经由第一端以及第二端与对应的节点相耦接。本发明提供的又一种技术方案为提供一种电容电路，包含多个电容组 以及多个压差产生器。每一电容组皆包含第一电容、第二电容、第一端及第 二端，第一电容包含耦接至第一端的正压端及耦接至第二端的负压端，第二 电容包含耦接至第一端的负压端及耦接至第二端的正压端，每一电容组分别 经由电容组的第一端耦接至第一节点。每一压差产生器皆耦接于第二节点以 及多个电容组中的一电容组的第二端，且在第二节点以及多个电容组中的一 电容组之间提供对应压差。
本发明提供的电容电路通过一个以上的电容组及压差产生器提供电压转 换，以保持在操作电压范围内平滑的电容值波动。可提供线性动态电容及稳 定电容值，从而有效地提高电容的运作效能，并且其制造不需要额外的成本。
图1是本发明的第一实施方式的电容电路示意图。 图2是单一电容的电容值与操作电压的关系图。
图3A-3C分别是单一电容在未耦接电压差、耦接+AV压差以及-AV压 差时的示意图。
图4是本发明第二实施方式的电容电路示意图。 图5是电容值与操作电压的关系图。
图6A-6C分别是单一电容组在未耦接电压差、耦接+AV压差以及-AV 压差时的示意图。
图7是本发明第三实施方式的电容电路示意图。
图8是流经压差产生器的电流不同时电压与电容关系图。
图9是本发明第四实施方式的电容电路示意图。
具体实施例方式
请参阅图l，图l是本发明的第一实施方式的电容电路400的示意图。电容电路400包含多个电容C1、 C2及多个压差产生器406、 408。电容Cl包含 第一端401及第二端402;电容C2包含第三端403及第四端404。电容Cl 经由第一端401耦接于第一节点Nl;电容C2经由第三端403耦接于第一节 点Nl 。压差产生器406与第二节点N2及电容Cl的第二端402相耦接，压差 产生器408则与第二节点N2及电容C2的第四端404相耦接。
请一并参阅图l、图2与图3A-3C。图2是单一电容的电容值与操作电压 的关系图。电容值-电压曲线(以下简称C-V曲线)10表示图3A所示的单一电 容的电容值在操作电压下的变化情况。C-V曲线20表示在图3B所示的电容 在耦接压差+AV下，其电容值与操作电压的变化关系。C-V曲线30表示在图 3C所示的电容在耦接压差-AV下，其电容值与操作电压的变化关系。C-V曲 线40表示在图l所示的电容电路400中，其电容值与操作电压的变化关系。 如图1的电容电路400所示，当带有压差+AV的电容Cl与带有压差-AV的电 容C2并联时，电容电路400的电容值即为电容C1、 C2两电容值的总和。此 外，图2的C-V曲线40较第3A图的单一电容的C-V曲线10更接近线性。 就此而言，电容电路400在操作电压下提供更接近线性动态电容值，让设计 者在设计期间能更方便地设定所需的电容值。
优选地，压差产生器406、 408可提供对应的压差+/-/^,且任一压差产 生器406、 408可以是电阻器、二极管、或是由基极耦接于集电极或发射极的 双极结型晶体管(Bipolar Junction Transistor, BJT)、或是栅极耦接于漏极或者 源极的半导体金属氧化物(Metal-Oxide-Semiconductor， MOS)晶体管来实现。
请参阅图4，图4是本发明第二实施方式的电容电路300的示意图。电容 电路300包含多个电容组Pl、 P2及多个压差产生器306、 308。每个电容组 Pl、 P2皆包含第一电容C1、第二电容C2、第一端302及第二端304。第一 电容Cl包含耦接于第一端302的正压端及耦接于第二端304的负压端；第二 电容C2则包含耦接于第一端302的负压端及耦接于第二端304的正压端。每 个电容组Pl、 P2都经由第一端302耦接于第一节点Nl。压差产生器306、 308都耦接于第二节点N2及第二端304之间。
请参阅图4、图5及图6A-6C。图5是电容值与操作电压的关系图。C-V 曲线60表示图6A所示的单一电容组的电容值在操作电压下的变化情况。C-V 曲线70表示图6B所示的电容组在耦接压差+AV下，其电容值与操作电压的 变化关系。C-V曲线80表示在图6C所示的电容在耦接压差-AV下，其电容 值与操作电压的变化关系。C-V曲线90表示图4所示的电容电路400中，其 电容值与操作电压的变化关系。如图4的电容电路300所示，当带有压差+AV 的电容组Pl与带有压差-AV的电容组P2并联时，电容电路300的电容值即 为电容组P1、 P2电容值的总和。此外，图5电容电路300的C-V曲线90较 C-V曲线60的单一电容组的电容值更接近稳定值。就此而言，电容电路300 在操作电压范围下，尤其在零偏压电压下，提供更趋近稳定的电容值，让设 计者在设计期间能更加方便地设定所需的电容值。
压差产生器306、 308在第二节点N2及第二端304间提供第一压差+AV 及第二压差-AV，且任一压差产生器306、 308可以是电阻器、二极管、或是 由基极耦接于集电极或发射极的BJT晶体管、或是栅极耦接于漏极或者源极 的MOS晶体管来实现。
请参阅图7，图7是本发明第三实施方式的电容电路100的示意图。电容 电路100除了多增加第三电容组P3之外，与图4几乎一致。电容组P3包含 两电容C5及C6。 C5的正压端耦接于C6的负压端，C5的负压端则耦接于 C6的正压端。
在此实施方式中，第一电流源II用来控制第一压差产生器102的第一压 差。第二电流源12则用来控制第二压差产生器104的第二压差。在其它实施 方式中，电压源可用以替换电流源。
电容电路100的电压与电容关系与图5所示的关系相似。电容电路100 在操作电压下，可提供比电容电路300更加稳定的电容值。此外，请参阅图8， 图8是流经压差产生器102、 104的电流不同时，电压与电容关系图。愈是有大量的电流流经压差产生器102、 104，则愈能产生接近稳定的电容值。换句 话说，因为电容电路100的C-V曲线变化受第一压差+AV及第二压差-AV影 响，所以流经第一压差产生器102及第二压差产生器104的第一电流及第二 电流的适当调整会造成第一电压+AV及第二电压-AV的改变，连带地使得电 容电路300得以产生更平坦的C-V曲线。
压差产生器102、 104在第二节点N2及第四节点N4间、第三节点N3及 第四节点>^4间提供对应压差+/^丫，且任一压差产生器102、 104可以是电阻 器、二极管、或是由基极耦接于集电极或发射极的BJT晶体管、或是栅极耦 接于漏极或者源极的MOS晶体管来实现。
请参阅图9，图9是本发明第四实施方式的电容电路200的示意图。电容 组Pl耦接于压差产生器208。压差产生器208在本实施方式中提供压差AV2。 电流源极I2用来控制压差AV2。电容组P2、 P3及P4皆由类似的方式组成。 电容组P5位于电容电路200的中央，并耦接于节点Nl及N6。所有电流源II、 12、 13及I4依各自的途径来控制对应的压差。在另一个实施方式中，用来产 生稳定电压的电压产生器可取代电流源Il、 12、 13及14。以上实施方式中(图 1、图4、图7及图9)的电容皆为n+离子掺杂于n型井的MOS电容。
与图5所示的关系类似，电容电路200可提供相较于电容电路300更趋 近稳定的电容值。愈是有大量的电流流经压差产生器206、 208、 210、 212， 则愈能在电容电路200中产生平稳线性的电容值。换句话说，因为电容电路 200的C-V曲线变化受压差+AAVl、 +/-AV2影响，所以流经压差产生器206、 208、 210、 212电流的适当调整会造成电压+AAVl、 +/-AV2的改变，如同电 容电路200的平坦C-V曲线一般。
虽然图9所示的电容电路200的实施方式仅包含五个电容组及四个压差 产生器，但仍可额外增加电容组及压差产生器以控制电容电路200的线性特 性。在一实施方式中，压差产生器206、 208、 210、 212可能包含一个以上的 电阻器或二极管以产生2xAVl、 2xAV2以上的压差。上述实施结果可使电容电路呈现较平坦的C-V曲线。
相较于现有技术，本发明并未使用特殊MOS工艺以制造特殊电容，反而 使用现有MOS工艺来制造本发明的电容电路。本发明的电容电路有一个以上 的电容组及压差产生器以提供电压转换，以保持在操作电压范围内平滑的电 容值波动。电容电路的线性状态可透过压差产生器的压差升降达到最佳状态。 就此而言，本发明提供最佳化大操作电压范围电压的电容电路的线性的能力。 此外，所有电容电路的电容值即为每个电容电路电容值的和。因此，可获得 高密度线性电容。
虽然本发明已以实施方式揭示如上，但是对于本领域的技术人员，依据 本发明实施方式的思想，在具体实施方式
及应用范围上均会有改变之处，综 上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种电容电路，其特征在于，该电容电路包含第一电容，包含耦接至第一节点的正压端及耦接至第二节点的负压端；第二电容，包含耦接至所述的第一节点的负压端及耦接至所述的第二节点的正压端；第三电容，包含耦接至所述的第一节点的正压端及耦接至第三节点的负压端；第四电容，包含耦接至所述的第一节点的负压端及耦接至所述的第三节点的正压端；第一压差产生器，耦接所述的第二节点及第四节点，用来在该第二节点及该第四节点间提供第一压差；以及第二压差产生器，耦接所述的第四节点及所述的第三节点，用来在该第四节点及该第三节点间提供第二压差。
2. 如权利要求1所述的电容电路，其特征在于，该电容电路另包含 第五电容，包含耦接所述的第一节点的正压端及耦接所述的第四节点的负压端；以及第六电容，包含耦接所述的第一节点的负压端及耦接所述的第四节点的 正压端。
3. 如权利要求1所述的电容电路，其特征在于，至少一所述的第一压差 产生器及所述的第二压差产生器是二极管或电阻。
4. 如权利要求1所述的电容电路，其特征在于，至少一所述的第一压差 产生器及所述的第二压差产生器包含双极结型晶体管，且该双极结型晶体管 的基极与其集电极或发射极相耦接。
5. 如权利要求1所述的电容电路，其特征在于，所述的第一电容、所述的 第二电容、所述的第三电容以及所述的第四电容是n+掺杂于n型井的半导体金属氧化物电容。
6. 如权利要求1所述的电容电路，其特征在于，至少一所述的第一压差 产生器及所述的第二压差产生器包含半导体金属氧化物晶体管，且该半导体 金属氧化物晶体管的栅极与其源极或漏极相耦接。
7. 如权利要求1所述的电容电路，其特征在于，其另包含 第一电流源，耦接第一电压源及所述的第二节点，用来产生第一电流以控制所述的第一压差；以及第二电流源，耦接所述的第三节点及第二电压源，用来产生第二电流以 控制所述的第二压差。
8. 如权利要求1所述的电容电路，其特征在于，所述的第二节点耦接于第一电压源，且所述的第三节点耦接于第二电压源。
9. 一种电容电路，其特征在于，该电容电路包含第一电容组、第二电容组、第三电容组、第四电容组，所述的第一电容 组耦接于第一节点及第二节点，所述的第二电容组耦接于所述的第一节点及 第三节点，所述的第三电容组耦接于所述的第一节点及第四节点，所述的第 四电容组耦接于所述的第一节点及第五节点，其中每一电容组分别包含第一 电容、第二电容、第一端及第二端，而所述的第一电容包含耦接至所述的第 一端的正压端及耦接至所述的第二端的负压端，所述的第二电容包含耦接至 所述的第一端的负压端及耦接至所述的第二端的正压端，每一电容组皆经由 所述的第一端及所述的第二端与对应的节点相耦接；以及第一压差产生器、第二压差产生器、第三压差产生器、第四压差产生器， 所述的第一压差产生器耦接于所述的第三节点及第六节点，所述的第二压差 产生器耦接于所述的第二节点及所述的第六节点，所述的第三压差产生器耦 接于所述的第六节点及所述的第四节点，所述的第四压差产生器耦接于所述 的第六节点及所述的第五节点，其中每一压差产生器皆包含第一端及第二端， 每一压差产生器皆在所述的第一端及所述的第二端间提供对应压差，且皆经由所述的第一端以及所述的第二端与对应的节点相耦接。
10. 如权利要求9所述的电容电路，其特征在于，其另包含 第五电容组，耦接所述的第一节点及所述的第六节点，其中所述的第五电容组包含第一电容、第二电容、第一端及第二端，所述的第一电容包含耦 接至所述的第一端的正压端以及耦接至所述的第二端的负压端，所述的第二 电容包含耦接至所述的第一端的负压端以及耦接至所述的第二端的正压端， 所述的第五电容组经由所述的第一端耦接至所述的第一节点，且经由所述的 第二端耦接至所述的第六节点。
11. 如权利要求9所述的电容电路，其特征在于，至少一所述的第一、第 二、第三、第四压差产生器是二极管、电阻或双极结型晶体管，且该双极结 型晶体管的基极与其集电极或发射极相耦接。
12. 如权利要求9所述的电容电路，其特征在于，所述的第一电容组、所 述的第二电容组、所述的第三电容组以及所述的第四电容组所包含的电容皆是n+掺杂于n型井的半导体金属氧化物电容。
13. 如权利要求9所述的电容电路，其特征在于，至少一所述的第一、第 二、第三、第四压差产生器包含半导体金属氧化物晶体管，且所述的半导体 金属氧化物晶体管的栅极与其源极或漏极相耦接。
14. 如权利要求9所述的电容电路，其特征在于，其另包含 第一电流源，耦接第一电压源及所述的第三节点，用来产生第一电流以控制所述的第一电压源及所述的第三节点间的压差；第二电流源，耦接第二电压源及所述的第二节点，用来产生第二电流以 控制所述的第二电压源及所述的第二节点间的压差；第三电流源，耦接第三电压源及所述的第四节点，用来产生第三电流以 控制所述的第三电压源及所述的第四节点间的压差；以及第四电流源，耦接第四电压源及所述的第五节点，用来产生第四电流以 控制所述的第四电压源及所述的第五节点间的压差。
15. 如权利要求9所述的电容电路，其特征在于，所述的第三节点与第一 电压源相耦接，所述的第二节点与第二电压源相耦接，所述的第四节点与第 三电压源相耦接，以及所述的第五节点与第四电压源相耦接。
16. —种电容电路，其包含多个电容组，其中每一电容组分别包含第一电容、第二电容、第一端及 第二端，所述的第一电容包含耦接至所述的第一端的正压端及耦接至所述的 第二端的负压端，所述的第二电容包含耦接至所述的第一端的负压端及耦接至所述的第二端的正压端，每一电容组皆经由其第一端耦接至第一节点；以 及多个压差产生器，其中每一压差产生器皆耦接于第二节点以及所述的多 个电容组中的一个电容组的第二端，且在所述的第二节点以及所述的多个电 容组中的一个电容组之间提供对应压差。
全文摘要
本发明提供一种电容电路，其包含第一电容、第二电容、第三电容、第四电容、第一压差产生器及第二压差产生器。第一电容包含耦接至第一节点的正压端及耦接至第二节点的负压端。第二电容包含耦接至第一节点的负压端及耦接至第二节点的正压端。第三电容包含耦接至第一节点的正压端及耦接至第三节点的负压端。第四电容包含耦接至第一节点的负压端及耦接至第三节点的正压端。第一压差产生器耦接第二节点及第四节点，用来在第二节点及第四节点间提供第一压差。第二压差产生器耦接第四节点及第三节点，用来在第四节点及第三节点间提供第二压差。上述电容电路在操作电压上，可提供线性动态电容及稳定电容值，从而有效地提高电容的运作效能。
文档编号H03H11/48GK101309073SQ200710166778
公开日2008年11月19日 申请日期2007年11月19日 优先权日2007年5月15日
发明者王守琮, 詹归娣 申请人:联发科技股份有限公司