专利名称：多级发光二极管驱动电路的利记博彩app
技术领域：
本发明的技术领域涉及防止晶体管经受电流和电压应力(stress)。
背景技术：
在电子电路中使用的晶体管不断经受电流和电压应力。例如，耦合到高电压源的晶体管在从低电压源(VccL)切换到高电压源(VccH)时可能经受电流和电压应力。
当经受的电压出现摆动时，晶体管的结(junction)可能发生击穿。例如，包括了使栅极与沟道分离的薄氧化硅层的PMOS(P型金属氧化物半导体)和NMOS(N型金属氧化物半导体)晶体管可能由于输入电压摆动导致的极端电压或电流应力而在氧化物层发生击穿。如果结处电压超过PMOS或NMOS晶体管的击穿电压，晶体管则将最终失效。
发明内容
本发明提供了一种多级发光二极管(LED)驱动电路。该电路包括耦合到LED的驱动晶体管。LED被耦合到驱动晶体管的漏极并且驱动晶体管驱动电流到LED。第一晶体管组被耦合在驱动晶体管和地之间。第一反相器级被耦合到第一晶体管组的共同栅极。第一反相器级还耦合在高电压源和地之间。第二反相器级被耦合到第一反相器级的共同栅极。第二反相器级还耦合在该电压源和地之间。该电路还包括耦合在高电压源和驱动晶体管的栅极之间的第一晶体管。晶体管的栅极被耦合到第一反相器级。
图1示出发光二极管(LED)驱动电路。
图2示出包括了多级输入电路的LED驱动电路。
具体实施例方式
图1是发光二极管(LED)驱动电路100的图形表示。该LED驱动电路被用于将LED 102从“接通”状态切换到“关断”状态，反之亦然。LED驱动电路100可被用在使用LED的任意设备中，例如蜂窝电话、个人数字助(PDA)、电视或其他显示器，以及/或者任意其他电子设备或电路。
如图1所示，LED驱动电路100包括耦合在PMOS驱动晶体管120的漏极和地(Gnd)之间的LED 102。PMOS驱动晶体管120的源极经由电阻器119被耦合到高电压源(VccH)。晶体管对140被耦合到PMOS驱动晶体管120的栅极和反相器145。晶体管对140被耦合在VccH和Gnd之间。被耦合在低电压源(VccL)和Gnd之间的反相器145接收输入信号(IN)。
晶体管对140包括PMOS晶体管101，其耦合到VccH和PMOS驱动晶体管120的栅极。晶体管对140还包括NMOS晶体管103，其耦合到PMOS驱动晶体管120的栅极。NMOS晶体管103的源极耦合到Gnd，并漏极耦合到PMOS晶体管101的漏极。如图所示，PMOS晶体管101的栅极和NMOS晶体管103的栅极都被耦合到反相器145。
PMOS晶体管101的栅极和NMOS晶体管103在LED 102切换到“接通”和“关断”时受到电流和电压应力。例如，当PMOS驱动晶体管120导通(驱动电流到LED 102)时，LED 102被接通。PMOS驱动晶体管120的栅极被驱动到逻辑低。当PMOS驱动晶体管120的栅极被驱动到逻辑低时，PMOS晶体管101的漏-源结将受到高电压应力VccH(Vstress＝VccH)。如果PMOS晶体管101的漏-源结上的VccH大于PMOS晶体管101的漏-源结击穿电压(P+/Nwell击穿电压)，PMOS晶体管101则可能被损坏并最终可能失效。
当PMOS驱动晶体管120关断时，PMOS驱动晶体管120的栅极被设置为高(即VccH)。由于NMOS晶体管103被设置到Gnd，因此NMOS晶体管103的漏极-源极上的电压应力为VccH(Vstress＝VccH)。如果NMOS晶体管103的漏-源结上的VccH大于NMOS晶体管103的漏-源结击穿电压(P+/Nwell击穿电压)，NMOS晶体管103则可能被损坏并最终可能失效。由于PMOS驱动晶体管120经常处于关断状态(即不驱动电流到LED 102)，因此NMOS晶体管103具有高失效率。
另外，NMOS晶体管103可能由于从在LED 102关断时没有完全关断的PMOS晶体管101流出的漏电流而受到电流应力。如果VccH和VccL之间的电压差大于PMOS晶体管101的阈值电压(Vth)(即VccH-VccL＞Vth)，则PMOS晶体管101可能没有完全关断。如果PMOS晶体管101不完全关断，PMOS晶体管101则将允许某些电流(Istress)流到NMOS晶体管103。因此，当PMOS驱动晶体管120在接通和关断之间切换时，流过NMOS 103的平均电流增大，从而导致NMOS晶体管103被加热。最终，增大的电流应力可能导致NMOS晶体管103过早失效。
图2示出多级LED驱动电路200的实施例。多级LED驱动电路200可以减小用于接通和关断LED 202的组成晶体管中的电流和电压应力。如这里所述，多级LED驱动电路200可被用在使用LED的任意设备中，例如蜂窝电话、PDA、电视或其他显示器和/或任意其它电子设备或电路。
如图2所示，多级LED驱动电路200包括耦合在PMOS驱动晶体管220的漏极和Gnd之间的LED 202。PMOS驱动晶体管220的源极经由电阻器219耦合到高电压源VccH。PMOS晶体管201源极耦合到VccH。PMOS晶体管201的漏极耦合到PMOS驱动晶体管220的栅极。PMOS晶体管201的漏极耦合到NMOS晶体管213的漏极。NMOS晶体管213的源极耦合到NMOS晶体管203的漏极。NMOS晶体管203的源极耦合到Gnd。
PMOS晶体管201的栅极耦合到NMOS晶体管213、203的栅极，并且耦合到第一级反相器电路260。第一级反相器电路260耦合到第二级反相器电路270。第二级反相器电路270进一步耦合到反相器211。反相器211耦合在低电压源VccL和Gnd之间并且接收输入信号IN。
多级LED驱动电路200将电压和/或电流应力从诸如PMOS晶体管201和NMOS晶体管203之类的组件转移到其他组件，例如NMOS晶体管213、第一级反相器电路260和/或第二级反相器电路270。此外，电压应力(Vstress)和/或电流应力(Istress)被分布在整个电路200中，以防止到达晶体管(例如PMOS晶体管201和NMOS晶体管213、203)的击穿电压。
第一级反相器电路260包括第一PMOS晶体管204和第二PMOS晶体管205。第一PMOS晶体管204的源极被耦合到VccH，而第一PMOS晶体管204的漏极被耦合到第二PMOS晶体管205的源极。第二PMOS晶体管205的漏极被耦合到NMOS晶体管206的漏极。NMOS晶体管206的源极被耦合到Gnd。第二PMOS晶体管205的漏极和NMOS晶体管206的漏极被耦合到共同耦合的PMOS晶体管201的栅极和NMOS晶体管213、203的栅极。PMOS晶体管204、205的栅极和NMOS晶体管206的栅极共同耦合到第二级反相器电路270。
第二级反相器电路270包括第一PMOS晶体管207和第二PMOS晶体管208。第一PMOS晶体管207的源极被耦合到VccH，而第一PMOS晶体管207的漏极被耦合到第二PMOS晶体管208的源极。第二PMOS晶体管208的漏极经由电阻器285被耦合到第一NMOS晶体管209的漏极。PMOS晶体管208的漏极被耦合到第一级反相器电路260中共同耦合的PMOS晶体管204、205的栅极和NMOS晶体管206的栅极。第一NMOS晶体管209的源极被耦合到第二NMOS晶体管210的漏极。第二NMOS晶体管210的源极被耦合到Gnd。PMOS晶体管207、208的栅极和NMOS晶体管209、210的栅极共同耦合到反相器211和Gnd。反相器211被耦合到低电压源VccL和Gnd并接收输入信号IN(例如Vin＝VccL)。
当PMOS驱动晶体管220关断(即LED 202关断)时，PMOS驱动晶体管220的栅极处于VccH。由于NMOS晶体管203被设置到Gnd，因此NMOS晶体管213和203上的电压将是VccH。在此情况下，由VccH导致的电压应力(Vstress)被分布在两个NMOS晶体管213和203上。由于电压应力被分布在两个晶体管上，因此一个晶体管(例如NMOS晶体管203)上的电压应力被减小。因此，被分布的VccH值将高到足以致使例如NMOS晶体管213和/或203的漏-源结击穿的机会减小。通过插入一个或多个附加晶体管(例如NMOS晶体管213)而使多个晶体管堆叠起来的做法可以减小NMOS晶体管(例如晶体管203、213)损坏并过早失效的危险。
另外，为了防止漏电流在PMOS晶体管201处于关断状态时通过PMOS晶体管201流入NMOS晶体管213和203，插入了第一级反相器电路260，如图所示。如上所述，假设VccH-VccL＞Vth(Vth是晶体管201的阈值电压)，晶体管201将不会完全关断，除非晶体管201的栅极电压上升到更高电压，例如从VccL上升到VccH。为了提高PMOS晶体管201的栅极电压，第一级反相器电路260的输出被耦合到PMOS晶体管201的栅极，如图所示。第一级反相器电路260包括PMOS晶体管204、205以及NMOS晶体管206。当PMOS晶体管204、205接通时，PMOS晶体管205的源极将提供升高的电压(VccH)到PMOS晶体管201的栅极。升高的电压VccH将使PMOS晶体管201完全关断，从而防止漏电流进入NMOS晶体管213、203。
插入第一级反相器电路260的做法使电路200的逻辑反相。为了防止这种反相并保持逻辑的一致性，第二级反相器电路270被耦合到第一级反相器电路260。可以意识到，在电路200中可以插入附加的反相器级。第二级反相器电路270的添加将电流和/或电压应力进一步分布到第二级反相器电路270的某些组件，例如NMOS晶体管209、210(下面将更详细描述)。但是，电阻器285以与NMOS晶体管209串联的方式插入，以提高PMOS晶体管207、208的漏源电阻(Rds)。电阻器285限制了通过第二级反相器电路270的路径的脉冲电流。通过提高漏源电阻，在PMOS驱动晶体管220接通和关断时通过NMOS晶体管209、210的脉冲电流被减小。电阻器285的值的范围可以从几欧姆(例如1到100欧姆)到几百欧姆(例如100到900欧姆)。虽然电阻器285的更高电阻值将减小脉冲电流，但是电路200的输出逻辑的上升/下降时间可能因此被减慢。
第一和第二级反相器电路260和270有助于减小当LED 202处于关断状态时在PMOS晶体管201和NMOS晶体管213、203上的电压应力。如上所述，为了关断LED 202，PMOS驱动晶体管220的栅极电压被上拉到高电压源VccH。在此情况下，Vstress＝VccH被分布在NMOS晶体管213和NMOS晶体管203之间。此外，PMOS晶体管201的栅极电压和NMOS晶体管213、203的栅极电压为低(Gnd)。换言之，第一级反相器电路260输出电压为低(Gnd)。由于第一级反相器电路260的输出电压为低(Gnd)，因此PMOS晶体管204和205将分享Vstress＝VccH。因此，电压应力被分布到第一级反相器电路260的组件，例如PMOS晶体管204和205。
当第一级反相器电路260的输出为低时，这意味着第一级反相器电路260的输入或第二级反相器电路270的输出处于高电压源VccH。如果第二级反相器电路270的输出处于VccH，则Vstress＝VccH被分布在电阻器285和NMOS晶体管209、210之间。同样，电压应力被分布在多个组件之间，从而减小了晶体管损坏的机会。
如上所述，由例如PMOS晶体管201和NMOS晶体管203经受的电压和/或电流应力被减小。例如，电压和/或电流应力被分布在多个组件中，例如PMOS晶体管204、205、207、208、NMOS晶体管213、203、209和210以及电阻器285。电压和/或电流应力的减小可防止晶体管击穿并且可以延长晶体管的寿命。
权利要求
1.一种多级发光二极管驱动电路，包括耦合到发光二极管的驱动晶体管，其中所述发光二极管被耦合在所述驱动晶体管的漏极处并且所述驱动晶体管驱动电流到所述发光二极管；耦合在所述驱动晶体管的栅极和地之间的第一晶体管组；耦合到所述第一晶体管组的共同栅极的第一反相器级，其中所述第一反相器级被耦合在高电压源和地之间；耦合到所述第一反相器级的共同栅极的第二反相器级，其中所述第二反相器级被耦合在所述高电压源和地之间；以及耦合在所述高电压源和所述驱动晶体管的栅极之间的第一晶体管，其中所述第一晶体管的栅极被耦合到所述第一反相器级。
2.如权利要求1所述的电路，其中所述第一晶体管组包括串联连接的一对NMOS晶体管，其中所述对中的第一NMOS晶体管的漏极被耦合到所述驱动晶体管的栅极，并且所述对中的第二NMOS晶体管的源极耦合到地。
3.如权利要求1所述的电路，其中所述驱动晶体管和所述第一晶体管都是PMOS晶体管。
4.如权利要求1所述的电路，其中所述第一反相器级包括串联连接的第一对PMOS晶体管；以及NMOS晶体管，其中所述第一对PMOS晶体管被耦合在所述高电压源和所述NMOS晶体管之间，所述NMOS晶体管的源极被耦合到地，并且所述第一对PMOS晶体管的栅极和所述NMOS晶体管的栅极共同耦合到所述第二反相器级。
5.如权利要求4所述的电路，其中所述第二反相器级包括串联连接的第二对PMOS晶体管；第一NMOS晶体管组，其中所述第一NMOS晶体管组包括串联连接的一对NMOS晶体管；以及电阻器，其中所述第二对PMOS晶体管被耦合在所述高电压源和所述电阻器之间，所述第一NMOS晶体管组被耦合在所述电阻器和地之间，所述第二对PMOS晶体管中的一个PMOS晶体管的漏极被耦合到共同耦合的所述第一反相器级的栅极，并且所述第二对PMOS晶体管的栅极和第一NMOS晶体管组的栅极共同耦合到反相器。
6.一种发光二极管驱动电路，包括用于输出第一电压的第一反相器级；用于输出第二电压的第二反相器级；包括串联连接的第一对NMOS晶体管的第一晶体管组；漏极被耦合到所述第一晶体管组中的一个NMOS晶体管的PMOS晶体管，其中所述第一晶体管组中的所述第一对NMOS晶体管的栅极和所述PMOS晶体管的栅极共同耦合以接收来自所述第一反相器级的所述第一输出电压；驱动晶体管，该驱动晶体管的栅极耦合到所述PMOS晶体管的漏极和所述第一晶体管组中的所述一个NMOS晶体管的漏极；以及耦合在所述驱动晶体管的漏极和地之间的发光二极管，其中如果所述发光二极管关断，则所述驱动晶体管的栅极电压为高，所述第一输出电压为低，并且所述第二输出电压为高。
7.如权利要求6所述的电路，其中如果所述发光二极管接通，则所述驱动晶体管的栅极电压为低，所述第一输出电压为高，并且所述第二输出电压为低。
8.如权利要求6所述的电路，其中所述驱动晶体管是PMOS晶体管。
9.如权利要求6所述的电路，其中所述第一反相器级包括串联连接的第一对PMOS晶体管；以及NMOS晶体管，其中所述第一对PMOS晶体管被耦合在高电压源和所述NMOS晶体管之间，所述NMOS晶体管的源极被耦合到地，并且所述第一对PMOS晶体管的栅极和所述NMOS晶体管的栅极共同耦合到所述第二反相器级。
10.如权利要求6所述的电路，其中所述第二反相器级包括串联连接的第二对PMOS晶体管；第二晶体管组，其中所述第二晶体管组包括串联连接的第二对NMOS晶体管；以及电阻器，其中所述第二对PMOS晶体管被耦合在所述高电压源和所述电阻器之间，所述第二NMOS晶体管组被耦合在所述电阻器和地之间，所述第二对PMOS晶体管中的一个PMOS晶体管的漏极被耦合到共同耦合的所述第一反相器级的栅极。
11.如权利要求10所述的电路，还包括反相器，其中所述第二对PMOS晶体管的栅极和所述第二NMOS晶体管组的栅极共同耦合到所述反相器。
12.一种发光二极管驱动电路，包括发光二极管；耦合到所述发光二极管的PMOS驱动晶体管，其中所述发光二极管被耦合到所述PMOS驱动晶体管的漏极，并且所述驱动晶体管驱动电流到所述发光二极管；耦合在所述驱动晶体管的栅极和地之间的第一晶体管组，其中所述第一晶体管组包括串联连接的一对NMOS晶体管；以及耦合在高电压源和所述PMOS驱动晶体管的栅极之间的第一PMOS晶体管，其中如果所述PMOS驱动晶体管没有驱动电流到所述发光二极管，则所述PMOS驱动晶体管的栅极处于所述高电压源，并且所述第一晶体管组将电压应力分布在所述一对NMOS晶体管上。
13.如权利要求12所述的电路，其中如果所述PMOS驱动晶体管正在驱动电流到所述发光二极管并且所述发光二极管接通，则所述PMOS驱动晶体管的栅极处于地电压。
14.如权利要求12所述的电路，还包括耦合到所述第一晶体管组的共同栅极的第一反相器级，其中所述第一反相器级耦合在所述高电压源和地之间。
15.如权利要求14所述的电路，其中所述第一反相器级包括串联连接的第一对PMOS晶体管；以及NMOS晶体管，其中所述第一对PMOS晶体管被耦合在所述高电压源和所述NMOS晶体管之间，所述NMOS晶体管的源极被耦合到地，并且所述第一对PMOS晶体管的栅极和所述NMOS晶体管的栅极共同耦合到所述第二反相器级。
16.如权利要求14所述的电路，还包括耦合到所述第一反相器级的共同栅极的第二反相器级，其中所述第二反相器级被耦合在所述高电压源和地之间。
17.如权利要求16所述的电路，其中如果所述PMOS驱动晶体管没有驱动电流到所述发光二极管，则所述第二反相器级的输出电压处于地电压。
18.如权利要求16所述的电路，其中如果所述PMOS驱动晶体管正在驱动电流到所述发光二极管，则所述第二反相器级的输出电压处于所述高电压源。
19.如权利要求16所述的电路，其中所述第二反相器级包括串联连接的第二对PMOS晶体管；第二NMOS晶体管组，其中所述第二NMOS晶体管组包括串联连接的第二对NMOS晶体管；以及电阻器，其中所述第二对PMOS晶体管被耦合在所述高电压源和所述电阻器之间，所述第二NMOS晶体管组被耦合在所述电阻器和地之间，所述第二对PMOS晶体管中的一个PMOS晶体管的漏极被耦合到共同耦合的所述第一反相器级的栅极，并且所述第二对PMOS晶体管的栅极和第二NMOS晶体管组的栅极共同耦合到反相器。
20.如权利要求12所述的电路，其中如果所述驱动电路没有驱动电流到所述发光二极管，则所述PMOS驱动晶体管的栅极电压处于所述高电压源并且所述第一PMOS晶体管的栅极电压处于地电压。
全文摘要
本发明提供了一种多级发光二极管(LED)驱动电路。该电路包括耦合到LED的驱动晶体管。LED被耦合到驱动晶体管的漏极并且驱动晶体管驱动电流到LED。第一晶体管组被耦合在驱动晶体管和地之间。第一反相器级被耦合到第一晶体管组的共同栅极。第一反相器级还耦合在高电压源和地之间。第二反相器级被耦合到第一反相器级的共同栅极。第二反相器级还耦合在该电压源和地之间。该电路还包括耦合在高电压源和驱动晶体管的栅极之间的第一晶体管。晶体管的栅极被耦合到第一反相器级。
文档编号H03K17/74GK1901370SQ20061009878
公开日2007年1月24日 申请日期2006年7月14日 优先权日2005年7月22日
发明者泰外科, 叶阔苏, 张彻空, 约翰·J·德·利昂·阿苏恩茨恩, 许连淳 申请人:安华高科技Ecbu Ip(新加坡)私人有限公司