半导体装置及使用该装置的电子设备的利记博彩app

专利名称：半导体装置及使用该装置的电子设备的利记博彩app
技术领域：
本发明涉及具有形成于衬底上的薄膜晶体管的半导体装置。
背景技术：
近年来，已经开发出将各种电路集成在相同绝缘表面上的半导体装置(例如专利文件1)。
日本待审专利No.2004-247373。发明内容发明内容本发明提供了具有强大功能、多功能、和高附加值的半导体装置。
本发明提供了一种半导体装置，其中在衬底上提供输出具有正确频率的信号的电路。例如使用锁相环电路(下文中也称为PLL电路)作为输出具有正确频率的信号的电路。PLL电路具有这样的功能，即其输出信号的频率为所提供的信号的频率的固定倍数。根据在衬底上具有这种PLL电路的本发明，可以获得具有强大功能、多功能、和高附加值的半导体装置。
本发明的半导体装置包含低电势电源、高电势电源、以及衬底上的电压控制振荡器。该电压控制振荡器电路包含包含第一N型薄膜晶体管和第一P型薄膜晶体管的第一电路、包含第二N型薄膜晶体管的第二电路、包含第二P型薄膜晶体管的第三电路、以及包含第三N型薄膜晶体管和第三P型薄膜晶体管的第四电路。
在具有前述结构的半导体装置中，第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一。
在具有前述结构的半导体装置中，第二N型薄膜晶体管的源极和漏极中另一个和第三N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，第二P型薄膜晶体管的源极和漏极中另一个和第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源。也就是说，第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个保持在固定的电势(低电势)，而第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个保持在固定电势(高电势)。
在具有前述结构的半导体装置中，第二N型薄膜晶体管控制第一N型薄膜晶体管和低电势电源之间的导电，第二P型薄膜晶体管控制第一P型薄膜晶体管和高电势电源之间的导电。第二N型薄膜晶体管和第三N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压。当将第一信号输入到第二N型薄膜晶体管的栅极以及第三N型薄膜晶体管的栅极时，从第一N型薄膜晶体管连接到第一P型薄膜晶体管的节点输出第二信号。
在具有前述结构的半导体装置中，每个第二N型薄膜晶体管和第三N型薄膜晶体管的沟道长度短于每个第一N型薄膜晶体管的沟道长度。每个第二N型薄膜晶体管和第三N型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供N型导电性的杂质元素浓度高于每个第一N型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供N型导电性的杂质元素浓度。每个第二N型薄膜晶体管和第三N型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供P型导电性的杂质元素浓度低于每个第一N型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供P型导电性的杂质元素浓度。
在具有前述结构的半导体装置中，第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，第二电路包含多个第二N型薄膜晶体管，第三电路包含多个第二P型薄膜晶体管。每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，每个第二N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压，第三N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压。
本发明的半导体装置包含低电势电源、高电势电源、以及衬底上的电压控制振荡器。该电压控制振荡器电路包含包含第一N型薄膜晶体管和P型薄膜晶体管的第一电路，以及包含第二N型薄膜晶体管的第二电路。
在具有前述结构的半导体装置中，第一N型薄膜晶体管的源极和漏极之一连接到P型薄膜晶体管的源极和漏极之一，第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一。
在具有前述结构的半导体装置中，第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源。也就是说，第二N型薄膜晶体管的源极和漏极中另一个保持在固定的电势(低电势)，而P型薄膜晶体管的源极和漏极中另一个保持在固定电势(高电势)。
在具有前述结构的半导体装置中，第二N型薄膜晶体管控制第一N型薄膜晶体管和低电势电源之间的导电。第二N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压。当将第一信号输入到第二N型薄膜晶体管的栅极时，从第一N型薄膜晶体管连接到P型薄膜晶体管的节点输出第二信号。
在具有前述结构的半导体装置中，第二N型薄膜晶体管的沟道长度短于第一N型薄膜晶体管的沟道长度。第二N型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供N型导电性的杂质元素浓度高于第一N型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供N型导电性的杂质元素浓度。第二N型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供P型导电性的杂质元素浓度低于第一N型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供P型导电性的杂质元素浓度。
在具有前述结构的半导体装置中，第一电路包含多个第一N型薄膜晶体管和多个P型薄膜晶体管，第二电路包含多个第二N型薄膜晶体管。每个第一N型薄膜晶体管的源极和漏极之一连接到每个P型薄膜晶体管的源极和漏极之一，每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，每个第二N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压。
本发明的半导体装置包含低电势电源、高电势电源、以及衬底上的电压控制振荡器。该电压控制振荡器电路包含包含第一N型薄膜晶体管和第一P型薄膜晶体管的第一电路、包含第二N型薄膜晶体管的第二电路、包含第二P型薄膜晶体管的第三电路、以及包含第三N型薄膜晶体管和第三P型薄膜晶体管的第四电路。
在具有前述结构的半导体装置中，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一。
在具有前述结构的半导体装置中，第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个连接到低电势电源。第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源。也就是说，第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个保持在固定的电势(低电势)，而第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个保持在固定电势(高电势)。
在具有前述结构的半导体装置中，第二N型薄膜晶体管控制第一N型薄膜晶体管和低电势电源之间的导电，第二P型薄膜晶体管控制第一P型薄膜晶体管和高电势电源之间的导电。第二P型薄膜晶体管和第三P型薄膜晶体管的阈值电压高于第一P型薄膜晶体管的阈值电压。当将第一信号输入到第二P型薄膜晶体管的栅极以及第三P型薄膜晶体管的栅极时，从第一N型薄膜晶体管连接到第一P型薄膜晶体管的节点输出第二信号。
在具有前述结构的半导体装置中，第二P型薄膜晶体管和第三P型薄膜晶体管的沟道长度短于第一P型薄膜晶体管的沟道长度。第二P型薄膜晶体管和第三P型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供P型导电性的杂质元素浓度高于第一P型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供P型导电性的杂质元素浓度。第二P型薄膜晶体管和第三P型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供N型导电性的杂质元素浓度低于第一P型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供N型导电性的杂质元素浓度。
在具有前述结构的半导体装置中，第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，第二电路包含多个第二N型薄膜晶体管，第三电路包含多个第二P型薄膜晶体管。每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压，第三P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
本发明的半导体装置包含低电势电源、高电势电源、以及衬底上的电压控制振荡器。该电压控制振荡器电路包含包含N型薄膜晶体管和第一P型薄膜晶体管的第一电路，以及包含第二P型薄膜晶体管的第二电路。
在具有前述结构的半导体装置中，第一P型薄膜晶体管的源极和漏极之一连接到N型薄膜晶体管的源极和漏极之一，第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一。
在具有前述结构的半导体装置中，第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，N型薄膜晶体管的源极和漏极中另一个连接到低电势电源。也就是说，第二P型薄膜晶体管的源极和漏极中另一个保持在固定的电势，而N型薄膜晶体管的源极和漏极中另一个保持在固定的电势。
在具有前述结构的半导体装置中，第二P型薄膜晶体管控制第一P型薄膜晶体管和高电势电源之间的导电。第二P型薄膜晶体管的阈值电压高于第一P型薄膜晶体管的阈值电压。当将第一信号输入到第二P型薄膜晶体管的栅极时，从第一N型薄膜晶体管连接到第一P型薄膜晶体管的节点输出第二信号。
在具有前述结构的半导体装置中，第二P型薄膜晶体管的沟道长度短于第一P型薄膜晶体管的沟道长度。第二P型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供P型导电性的杂质元素浓度高于第一P型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供P型导电性的杂质元素浓度。第二P型薄膜晶体管中包含的由半导体层形成的沟道形成区内提供N型导电性的杂质元素浓度低于第一P型薄膜晶体管中包含的由半导体层形成的沟道形成区中提供N型导电性的杂质元素浓度。
在具有前述结构的半导体装置中，第一电路包含多个N型薄膜晶体管和多个第一P型薄膜晶体管，第二电路包含多个第二P型薄膜晶体管。每个第一P型薄膜晶体管的源极和漏极之一连接到每个N型薄膜晶体管的源极和漏极之一，每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，每个N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
在前述结构中，本发明的半导体装置中包含的衬底由玻璃或塑料制成。如果衬底由玻璃制成，和使用单晶衬底的情形相比，可以更容易获得批量生产和成本降低。如果衬底由所料制成，由于其重量轻且可以弯曲，故可将其加工成漂亮的款式和弹性的形状。
在本发明的半导体装置所包含的衬底上提供相位比较器、环路滤波器、和除法器。
在本发明的半导体装置所包含的衬底上提供天线。因此，通过利用该天线，有可能提供发射、接收、或发射和接收电磁波的半导体装置。
在本发明的半导体装置所包含的衬底上提供像素部分。每个像素部分含有液晶元件或者发光元件。因此，有可能提供具有显示图像的功能的半导体装置，该半导体装置具有强大的功能，多功能、以及高附加值。
本发明还提供了使用具有任一前述结构的半导体装置的电子设备。
根据在衬底上具有PLL电路的本发明，其中该PLL电路具有保持输出信号的频率不变且控制输出信号的频率的功能，可以提供具有强大功能，多功能、以及高附加值的半导体装置。通过利用PLL电路的这些功能，例如，可以提高输入信号的频率，且将具有增大频率的信号提供给另一个电路时，该电路可以工作于更快的速度。该PLL电路还具有这样的功能，即，即使输入信号频率不正确，也可通过使输入信号与平均频率同步而输出具有正确频率的信号。当使用该功能时，可以防止电路的工作误差。


图1为示出了本发明的半导体装置的结构的图示。
图2为示出了本发明的半导体装置的结构的图示。
图3为示出了本发明的半导体装置的结构的图示。
图4为示出了本发明的半导体装置的结构的图示。
图5为示出了本发明的半导体装置的结构的图示。
图6A和6B为分别示出了本发明的半导体装置的结构的图示。
图7为示出了本发明的半导体装置的结构的图示。
图8为示出了本发明的半导体装置的结构的图示。
图9A至9C为分别示出了本发明的半导体装置的制作步骤的图示。
图10A和10B为分别示出了本发明的半导体装置的制作步骤的图示。
图11A和11B为分别示出了本发明的半导体装置的制作步骤的图示。
图12A和12B为分别示出了本发明的半导体装置的制作步骤的图示。
图13为示出了本发明的半导体装置的制作步骤的图示。
图14A和14B为分别示出了本发明的半导体装置的制作步骤的图示。
图15为示出了本发明的半导体装置的制作步骤的图示。
图16A和16B为分别示出了本发明的半导体装置的制作步骤的图示。
图17A和17B为分别示出了本发明的半导体装置的制作步骤的图示。
图18A至18D为分别示出了本发明的半导体装置的结构的图示。
图19A和19B为分别示出了本发明的半导体装置的结构的图示。
图20A至20E为分别示出了本发明的半导体装置的结构的图示。
图21为示出了本发明的半导体装置的结构的图示。
图22A至22F为分别示出了本发明的半导体装置的结构的图示。
具体实施例方式尽管将通过实施方式和实施例并参考附图描述本发明，应该了解到，各种改变和调整对本领域技术人员而言是显而易见的。因此，除非这些改变和调整脱离本发明的范围，否则应认为这些改变和调整落在本发明的范围内。注意，在本发明的如下结构中，用相同的参考数字表示不同图示中的相同部分。
参考图1描述本发明的半导体装置的结构。本发明的半导体装置包含相位比较器11、环路滤波器12、电压控制振荡器(也简称为VCO)13、以及除法器14。
相位比较器11将外部输入的信号Fs的相位与从除法器14输入的信号Fo/N的相位比较。环路滤波器12通过除去从相位比较器11提供的信号的交流分量而产生一信号。电压控制振荡器13基于从环路滤波器12输入的信号Vin而输出信号Fo。除法器14输出信号Fo/N，通过将从电压控制振荡器13输入的信号Fo除以N而获得该信号。
本发明的半导体装置包含电压控制振荡器13。根据应用而适当地提供相位比较器11、环路滤波器12、和除法器14。本发明的半导体装置可具有其它元件，例如诸如晶体控制振荡器、预定标器、以及吞没式计数器(swallow counter)。
在相同的衬底上提供相位比较器11、环路滤波器12、电压控制振荡器13、以及除法器14。相位比较器11、电压控制振荡器13、以及除法器14中的每一个均包含薄膜晶体管、电容器、及电阻器中的至少一种或多种。环路滤波器12包含电阻器和电容器中的至少一种或包含二者。
衬底由玻璃或塑料制成。如果衬底由玻璃制成，则和使用单晶衬底的情形相比可以更加容易地实现大量生产和成本降低。这是因为，单晶衬底为直径不大于约30cm的圆形，比且玻璃衬底等昂贵。如果衬底由塑料制成，则由于其厚度薄重量轻且可以弯曲，因此可以加工成好的设计和灵活的形状。此外，塑料衬底抗冲击力强，可以粘附或包含在各种产品中，使其可应用于各种领域。需要指出，塑料为有机聚合物的通称，其代表物为例如酚醛树脂、三聚氰胺树脂、聚乙烯、聚氯乙稀、聚醚酰胺、聚醚砜、丙烯酸树脂、聚偏二氯乙烯等。
接着，参考图2描述具有前述结构的半导体装置的等效电路。相位比较器11包含单元电路21。环路滤波器12包含电阻器22和23以及电容器24和25。这里所示的环路滤波器12为滞后超前滤波器(lag-lead filter)；然而，本发明不限于这种结构，还可以使用例如诸如滞后滤波器的其它元件。除法器14包含三个单元电路26，其为除以8的电路。注意，除法器14中包含的单元电路26的数目没有具体限制。
滞后超前滤波器是由两个电阻器和一个电容器组成的滤波器。滞后滤波器是由一个电阻器和一个电容器组成的滤波器。
电压控制振荡器13包含电路120(也称为第一电路)、电路121(也称为第二电路)、电路122(也称为第三电路)、以及电路123(也称为第四电路)，其中电路120包含相互串联连接的多对第一N型薄膜晶体管和第一P型薄膜晶体管，电路121包含和第一N型薄膜晶体管串联连接的多个第二N型薄膜晶体管，电路122包含和第一P型薄膜晶体管串联连接的多个第二P型薄膜晶体管，电路123包含相互串联连接的第三N型薄膜晶体管和第三P型薄膜晶体管。
在所示结构中，电路120包含相互串联连接的第一N型薄膜晶体管141和第一P型薄膜晶体管131、相互串联连接的第一N型薄膜晶体管142和第一P型薄膜晶体管132、相互串联连接的第一N型薄膜晶体管143和第一P型薄膜晶体管133、以及相互串联连接的第一N型薄膜晶体管145和第一P型薄膜晶体管135。
电路121包含多个第二N型薄膜晶体管112至116，电路122包含多个第二P型薄膜晶体管102至106。多个第二N型薄膜晶体管112至116分别控制第一N型薄膜晶体管141至145和低电势电源(VSS)之间的传导。多个第二P型薄膜晶体管102至106分别控制第一P型薄膜晶体管131至135和高电势电源(VDD)之间的传导。
电路123包含第三P型薄膜晶体管101和第三N型薄膜晶体管111。电路123控制环路滤波器12和电路121及122之间的传导。
如果假设一个级为串联连接的四个晶体管第二P型薄膜晶体管102、第一P型薄膜晶体管131、第一N型薄膜晶体管141、以及第二N型薄膜晶体管112，则前述结构示出了五个级的情形。然而，本发明不限于这种结构。电压控制振荡器13可以是具有三个或更多的奇数个级的结构。
第三P型薄膜晶体管101的栅极连接到其源极和漏极之一，第三P型薄膜晶体管101的源极和漏极中的另一个连接到高电势电源(VDD)。第三N型薄膜晶体管111的栅极连接到环路滤波器12，其源极和漏极之一连接到低电势电源(VSS)。
在前述结构中，第二N型薄膜晶体管112至116中每个和第三N型薄膜晶体管111的阈值电压低于第一N型薄膜晶体管141至145中每一个以及其它电路中N型薄膜晶体管的阈值电压。其它电路中的N型薄膜晶体管是相位比较器11和除法器14中包含的N型薄膜晶体管。
为了使第二N型薄膜晶体管112至116中的每一个以及第三N型薄膜晶体管111的阈值电压因此低于第一N型薄膜晶体管141至145中每一个以及其它电路中N型薄膜晶体管的阈值电压，对每个晶体管的沟道长度进行恰当地设计。具体地，第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111的沟道长度设计成短于第一N型薄膜晶体管141至145中每一个以及其它电路中N型薄膜晶体管的沟道长度。
作为替代，将第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111中包含的半导体层的沟道形成区内产生N型导电性的杂质元素的浓度设置成高于第一N型薄膜晶体管141至145中每一个和其它电路中N型薄膜晶体管中包含的沟道形成区内的产生N型导电性的杂质元素的浓度。注意，产生N型导电性的杂质元素具体地对应于磷(P)或砷(As)。
或者，将第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111中包含的半导体层的沟道形成区内产生P型导电性的杂质元素的浓度设置成低于第一N型薄膜晶体管141至145中每一个和其它电路中N型薄膜晶体管中包含的沟道形成区内的产生P型导电性的杂质元素的浓度。注意，产生P型导电性的杂质元素对应于硼(B)。
根据具有前述结构的本发明，可以改善电压控制振荡器13的性能。具体地，当将信号Vin输入第二N型薄膜晶体管112至116和第三N型薄膜晶体管111时，前述电压控制振荡器13从第一N型薄膜晶体管145的源极和漏极之一以及第一P型薄膜晶体管135的源极和漏极之一输出信号Fo。此外，根据本发明，可以增大有效信号Vin的范围。下面参考图6A和6B描述该效应，其中图6A和6B分别示出了输入到电压控制振荡器13的信号Vin和从电压控制振荡器13输出的信号Fo之间的关系的曲线图。
输入到电压控制振荡器13的信号Vin从0变化到VDD(这里VDD为高电势电源的电势)。输入到电压控制振荡器13的信号Vin被输入到第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111的栅电极。因此，如果信号Vin的电压低于第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111的阈值电压(VTH1)，在某些情况下则不输出输出信号(见图6B)。此外，在示出信号Vin和信号Fo之间关系的图中，特征曲线的一部分变得陡峭。当该特征曲线的一部分变陡时，输出信号的频率容易发生变化，这会阻碍正常的操作。
这种缺陷是由如下事实所致，即，电压控制振荡器13由多个薄膜晶体管组成，而且它是用于处理模拟信号的电路。也就是说，尽管薄膜晶体管的特性(阈值电压，迁移率等)会改变，相位比较器11和除法器14不容易受薄膜晶体管特性变化的影响，因为它们受数字信号控制。同时，电压控制振荡器13由模拟信号控制，因此其容易受薄膜晶体管特性变化的影响。
因此，根据具有前述结构的本发明，第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111的阈值电压设成低于其它晶体管中每一个的阈值电压。换而言之，根据具有前述结构的本发明，第二N型薄膜晶体管112至116中每一个和第三N型薄膜晶体管111的阈值电压(VTH2)低于信号Vin的电压，使得有效信号Vin的范围增大(见图6A)。此外，特征曲线不陡峭，输出信号的频率不容易改变。因此可以产生电压控制振荡器13的性能得到改善的有利效应。
参考图3描述了具有和前述结构不相同的结构的电压控制振荡器13。电压控制振荡器13包含电路120(也称为第一电路)和电路121(也称为第二电路)。和图2所示结构不相同，并不提供第二P型薄膜晶体管102至106，第三P型薄膜晶体管101，以及第三N型薄膜晶体管111。由于该结构所使用元件的数目更少，元件所占据的面积的减小会导致尺寸和重量的减小，元件数目的减小会导致良品率的增大。
参考图4描述了具有和前述结构不相同的结构的电压控制振荡器13。电压控制振荡器13包含电路120(也称为第一电路)、电路121(也称为第二电路)、和电路123(也称为第三电路)。和图2所示结构不相同，从环路滤波器12提供的信号被输入到第二P型薄膜晶体管102至106和第三P型薄膜晶体管101，第三N型薄膜晶体管111的栅电极和漏电极相互连接。
参考图5描述了具有和前述结构不相同的结构的电压控制振荡器13。电压控制振荡器13包含电路120(也称为第一电路)和电路122(也称为第二电路)。和图4所示结构不相同，并不提供第二N型薄膜晶体管112至116，第三N型薄膜晶体管111，以及第三P型薄膜晶体管101。由于该结构所使用元件的数目更少，元件所占据的面积的减小会导致尺寸和重量的减小，元件数目的减小会导致良品率的增大。
在图4和图5所示的前述结构中，第二P型薄膜晶体管102至106中每一个和第三P型薄膜晶体管101的阈值电压高于第一P型薄膜晶体管131至135中每一个和其它电路中P型薄膜晶体管的阈值电压。其它电路中的P型薄膜晶体管指相位比较器11和除法器14中包含的P型薄膜晶体管。
为了使第二P型薄膜晶体管102至106中每一个以及第三P型薄膜晶体管101的阈值电压因此高于第一P型薄膜晶体管131至135中每一个以及其它电路中P型薄膜晶体管的阈值电压，对每个晶体管的沟道长度进行恰当地设计。具体地，第二P型薄膜晶体管102至106中每一个和第三P型薄膜晶体管101的沟道长度设计成短于第一P型薄膜晶体管131至135中每一个以及其它电路中P型薄膜晶体管的沟道长度。
作为替代，将第二P型薄膜晶体管102至106中每一个和第三P型薄膜晶体管101中包含的半导体层的沟道形成区内杂质元素的浓度设置成高于第一P型薄膜晶体管131至135中每一个和其它电路中P型薄膜晶体管中包含的沟道形成区内杂质元素的浓度。注意，该杂质元素为产生P型导电性的元素，其具体地对应于硼(B)。
或者，将第二P型薄膜晶体管102至106中每一个和第三P型薄膜晶体管101中包含的半导体层的沟道形成区域内杂质元素的浓度设置成低于第一P型薄膜晶体管131至135中每一个和其它电路中P型薄膜晶体管中包含的沟道形成区内杂质元素的浓度。注意，该杂质元素为产生N型导电的元素，其具体地对应于磷或砷。
电压控制振荡器13中包含的晶体管连接到高电势电源(VDD)和低电势电源(VSS)。该高电势电源和低电势电源可形成于和电压控制振荡器13相同的衬底上，或者可以形成于不同的衬底上。
在本说明书中，当一个N型薄膜晶体管具有比另一个N型薄膜晶体管小的阈值电压时，其意思为该N型薄膜晶体管的阈值电压的绝对值小于另一个N型薄膜晶体管的阈值电压的绝对值。而且，当一个P型薄膜晶体管具有比另一个P型薄膜晶体管大的阈值电压时，其意思为该P型薄膜晶体管的阈值电压的绝对值小于另一个P型薄膜晶体管的阈值电压的绝对值。
下面参考图7描述相位比较器11中所包含的单元电路21的结构。单元电路21包含NOR电路221和晶体管222至227。单元电路21还包含两个输入端子(在该图中用1和2表示)和一个输出端子(在该图中用3表示)。
当向输入端子1和输入端子2分别输入相同的信号时，单元电路21从输出端子3输出H电平信号。同时，当向输入端子1和输入端子2输入不同信号时，单元电路21从输出端子3输出L电平信号。
也就是说，单元电路21对输入到输入端子1的信号的相位和输入到输入端子2的信号的相位进行比较，并基于比较的结果从输出端子3输出信号。注意，单元电路21的结构不限于此，还可以采用其它已知结构。
参考图8描述除法器14中包含的单元电路26的结构。单元电路26包含倒相器电路200、NAND电路201至207、和倒相器电路208及209。单元电路26还包含四个输入端子(在该图中用1、2、3、4表示)和两个输出端子(在该图中用5、6表示)。
单元电路26包含三个锁存器由NAND电路202和203组成的锁存器、由NAND电路204和205组成的锁存器、以及由NAND电路206和207组成的锁存器。当从输入端子1输入设置信号，从输入端子2输入数据信号，从输入端子3输入时钟信号，且从输入端子4输入重置信号时，则从输出端子5输出一数据信号且从输出端子6输出一数据信号。尽管前述结构示出了设置/重置类型的D触发电路，本发明不限于此且还可以使用JK触发电路或T触发电路。
触发器(也称为前述的触发电路)包含RS触发器、D触发器、JK触发器、T触发器等。RS触发器包含为输入端子的R端子和S端子，以及为输出端子的Q端子。D触发器包含为输入端子的D端子和为输出端子的Q端子。JK触发器包含为输入端子的J端子和K端子，以及为输出端子的Q端子。T触发器包含为输入端子的T端子和为输出端子的Q端子。
参考附图描述本发明的半导体装置的制造方法。下面描述的是包含存储器元件、天线、以及组成电源控制振荡器的薄膜晶体管的半导体装置的结构。
在衬底701(也称为基底)的表面上形成分离层702(见图9A)。衬底701具有绝缘表面并由玻璃或塑料制成。如果衬底701由玻璃制成，其面积和形状没有特别的限制。因此，例如当使用一边长为一米或更长的矩形衬底作为衬底701时，可以显著地改善生产率。和使用圆形单晶硅衬底的情形相比，这是主要优势。如果衬底701由塑料制成，由于其厚度薄、重量轻且可以弯曲，因此可以加工成良好的设计和灵活的形状。当衬底701由塑料制成时，需要使用能承受制造步骤中处理温度的耐热塑料。如下文所述，优选地在由玻璃制成的衬底701上形成薄膜晶体管，分离该薄膜晶体管，并在塑料衬底上提供该分离的薄膜晶体管。
尽管在前述步骤中分离层702形成于衬底701的整个表面上，如果需要，可使用光刻方法图形化形成于衬底701整个表面上的分离层702从而选择性地提供该分离层。此外，尽管分离层702制成与衬底701接触形成，但如果需要，可形成一绝缘层作为和衬底701接触的基底，且分离层702可制成与该绝缘层接触。
为了获得该分离层702，采用已知方法(溅射，等离子体CVD等)并使用从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、饿(Os)、铱(Ir)、和硅(Si)中选择的元素或主要包含这些元素的合金材料或化合物材料形成单层或叠层。包含硅的层可以为非晶结构、微晶结构、和多晶结构中的任意一种。
制作绝缘层703，作为覆盖分离层702的基底。为了获得绝缘层703，采用已知方法(溅射、等离子体CVD等)并使用硅的氧化物或硅的氮化物形成单层或叠层。硅的氧化物材料为含有硅(Si)和氧(O)的物质，其对应于氧化硅、氧氮化硅(silicon oxynitride)、氮氧化硅(silicon nitride oxide)等。硅的氮化物材料为含有硅和氮(N)的物质，其对应于氮化硅、氧氮化硅、氮氧化硅等。作为基底的绝缘层703起着阻拦杂质从衬底701进入的阻挡薄膜的作用。
在绝缘层703上形成非晶半导体层704。由已知方法(溅射、LPCVD、等离子体CVD等)形成非晶半导体层704。随后，使用已知的结晶方法(激光结晶、使用RTA或退火炉的热结晶、使用加速结晶的金属元素的热结晶、和使用加速结晶的金属元素的热结晶相结合的激光结晶等)使非晶半导体层704结晶。所获得的结晶半导体层被图形化成预期形状，由此形成结晶半导体层706至710(见图9B)。
下面描述结晶半导体层706至710的制造步骤的示例。首先使用等离子体CVD形成非晶半导体层。将包含镍(其为加速结晶的金属元素)的溶液保留在该非晶半导体层表面上之后，对该非晶半导体层进行脱氢处理(500℃，1小时)和热结晶(550℃，4小时)，由此形成结晶半导体层。接着，根据需要使用激光辐照该结晶半导体层，并用光刻进行图形化以形成结晶半导体层706至710。如果使用激光晶化形成结晶半导体层706至710，可以使用连续波气体或固态激光器或者脉冲气体或固态激光器。
当使用加速结晶的金属元素使该非晶半导体层晶化时，可在低温下短时间内执行该晶化且晶体沿相同方向排列。另一方面，由于金属元素残留在该结晶半导体层内，截止电流会增大，引起特性变化。因此，优选地将用作吸气位的非晶半导体层形成于该结晶半导体层上。作为吸气位的该非晶半导体层需要含有诸如磷和氩的杂质元素，因此优选使用溅射方法形成该非晶半导体层从而包含高浓度的氩。随后，通过热处理(例如使用RTA或退火炉的热退火)将金属元素扩散到该非晶半导体层内，且除去包含金属元素的该非晶半导体层。其结果为，可以减少或除去该结晶半导体层中的金属元素。
随后，形成栅绝缘层705以覆盖结晶半导体层706至710。为了获得栅绝缘层705，使用含有硅的氧化物或硅的氮化物的层采用已知方法(等离子体CVD、溅射等)制备单层或叠层。特别地，使用含有氧化硅的层、含有氧氮化硅的层、或者含有氮氧化硅的层制备单层或叠层。
第一导电层和第二导电层堆叠在栅绝缘层705上。使用已知方法(等离子体CVD、溅射等)制备该第一导电层，其厚度为20至100nm。使用已知方法制备该第二导电层，其厚度为100至400nm。
由从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、和铌(Nb)中选择的元素，或主要包含这些元素的合金材料或化合物材料制备该第一导电层和第二导电层。作为替代，第一导电层和第二导电层由半导体材料制成，该半导体材料的典型例子为掺杂诸如磷的杂质元素的多晶硅。
该第一导电层和第二导电层可由例如氮化钽(TaN，钽(Ta)和氮(N)之间的组分比没有限制)层和钨(W)层、氮化钨(WN，钨(W)和氮(N)之间的组分比没有限制)层和钨(W)层、氮化钼(MoN，钼(Mo)和氮(N)之间的组分比没有限制)层和钼(Mo)层等制成。如果第一导电层和第二导电层由具有高的热阻的氮化钨或氮化钽制成，则它们可承受热激活的热处理。如果采用三层结构而非两层结构，可以堆叠钼层、铝层和钼层。
使用光刻方法形成抗蚀剂掩模，并通过用于形成栅电极和栅极导线的刻蚀来形成用作栅电极的导电层(也称为栅电极层)716至725。
使用光刻方法形成抗蚀剂掩模，并通过离子掺杂或离子注入将提供N型导电性的低浓度杂质元素添加到结晶半导体层706和708至710中，由此形成N型杂质区711和713至715和沟道形成区780和782至784。提供N型导电性的杂质元素可以为属于元素周期表的15族元素，例如可以使用磷(P)或砷(As)。
使用光刻方法形成抗蚀剂掩模，并将提供P型导电性的杂质元素添加到结晶半导体层707，由此形成P型杂质区712和沟道形成区781。例如可以使用硼(B)作为提供P型导电性的杂质元素。
形成一绝缘层以覆盖栅绝缘层705和导电层716至725。为了获得该绝缘层，可使用含有诸如硅，硅的氧化物和硅的氮化物的无机材料的层，或者含有诸如有机树脂的有机材料的层，采用已知方法(等离子体CVD、溅射等)制备单层或叠层。接着，通过主要沿和衬底表面垂直的方向的各向异性蚀刻选择性地蚀刻该绝缘层，从而形成和导电层716至725的侧面接触的绝缘层(也称为侧壁)739至743(见图9C)。在形成绝缘层739至743时，通过蚀刻绝缘层795而形成绝缘层734至738。在随后掺杂步骤中，使用绝缘层739至743作为用于形成LDD(轻掺杂漏极)区的掩模。
使用由光刻方法形成的抗蚀剂掩模和绝缘层739至743为掩模，将提供N型导电的杂质元素添加到结晶半导体层706和708至710，由此形成第一N型杂质区(也称为LDD区)727、729、731、和733，以及第二N型杂质区726、728、730、和732。第一N型杂质区727、729、731、和733中包含的杂质元素的浓度低于第二N型杂质区726、728、730、和732中的杂质元素的浓度。通过前述步骤，完成N型薄膜晶体管744和746至748和P型薄膜晶体管745的制作。
可使用下述两种方法中的一种形成LDD区蚀刻或各向异性地蚀刻具有两层或更多层堆叠结构的栅电极且使用该栅电极的下层导电层作为掩模；或者使用侧壁绝缘层作为掩模。当采用以侧壁绝缘层为掩模的后一种方法时，可以容易地控制LDD区的宽度且确定地形成该LDD区。
随后，由单层或叠层形成一绝缘层，从而覆盖薄膜晶体管744至748(见图10A)。为了获得覆盖薄膜晶体管744至748的绝缘层，使用诸如硅的氧化物和硅的氮化物的无机材料，诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧树脂、和硅氧烷的有机材料等，并采用已知方法(SOG，小滴释放等)制备单层或叠层。硅氧烷对应于包含Si-O-Si键的树脂。硅氧烷包含由硅(Si)和氧(O)键形成的骨架结构，其中可以使用至少包含氢的有机基团(例如烷基和芳(族)烃)作为取代基。或者，可以使用含氟基团作为取代基。另外可选择地，可使用含氟基团和至少包含氢的有机基团作为取代基。
如果覆盖薄膜晶体管744至748的该绝缘层为例如三层结构，可用含有氧化硅的层制成第一绝缘层749，用含有树脂的层制成第二层绝缘层750，并用含有氮化硅的层制成第三层绝缘层751。
在形成绝缘层749至751之前或在形成绝缘层749至751中的一个或多个之后，可进行热处理，以恢复该半导体层的结晶度，激活添加到该半导体层中的杂质元素，并氢化该半导体层。该热处理可采用热退火方法、激光退火、RTA方法等。
接着，使用光刻方法刻蚀绝缘层749至751，由此形成暴露第二N型杂质区726、728、730、和732以及P型杂质区785的开口。随后，形成导电层以填充所述开口，并图形化这些导电层以形成用作源极导线或漏极导线的导电层752至761。
为了获得导电层752至761，使用已知方法(等离子体CVD、溅射等)，并采用由从钛(Ti)、铝(Al)和钕(Nd)中选择的元素，或者含有上述元素作为主要成分的合金材料或化合物材料制备单层或叠层。主要包含铝的合金材料对应于，例如，主要包含铝并包含镍的材料，或者主要包含铝并包含镍以及碳和硅两者之一或二者的合金材料。导电层752至761可采用例如阻挡层、铝硅(Al-Si)层、和阻挡层的叠层结构；或者采用阻挡层、铝硅(Al-Si)薄膜、氮化钛(TiN，钛(Ti)和氮(N)的组分比没有限制)层、和阻挡层的叠层。在此，铝硅含有约0。1至5wt％的硅。此外，阻挡层对应于由钛、钛的氮化物、钼、或钼的氮化物形成的薄膜。铝和铝硅电阻值低且不昂贵，因此是形成导电层752至761的合适材料。如果提供阻挡层作为底层和顶层，可以防止产生铝或铝硅的小丘。此外，如果使用具有强还原能力的钛形成阻挡层，可以还原可能形成在该结晶半导体层上的薄的天然氧化物层，且可以妥当地连接该阻挡层和该结晶半导体层。
接着，形成绝缘层762以覆盖导电层752至761(见图10B)。为了获得绝缘层762，通过已知方法(SOG、小滴释放方法等)使用无机材料或有机材料形成单层或叠层。优选将绝缘层762制成厚度为0.75至3μm。
使用光刻方法刻蚀绝缘层762，由此形成暴露导电层757、759、及761的开口。随后，形成导电层以填充该开口。使用导电材料通过已知方法(等离子体CVD、溅射等)形成该导电薄膜。随后图形化该导电层以形成导电层763至765。
导电层763至765中的每一个对应于存储器元件内包含的一对导电层中的一个。因此，优选将导电层763至765中的每一个形成为使用钛、或含有钛作为主要成分的合金材料或化合物材料的单层或多层。由于钛的电阻值低，可减小该存储器元件的尺寸，实现高度集成。此外，在形成导电层763至765的光刻步骤中，优选执行湿法刻蚀以防止损伤底层上的薄膜晶体管744至748，并使用氟化氢或过氧化氨(ammonia peroxide)混合物作为抗蚀剂。
形成绝缘层766以覆盖导电层763至765。为了获得绝缘层766，通过已知方法(SOG、小滴释放方法等)使用无机材料或有机材料制备单层或叠层。优选将绝缘层766制成厚度为0.75至3□m。随后使用光刻方法刻蚀绝缘层766，由此形成暴露导电层763至765的开口767至769。
形成用作天线并接触导电层765的导电层786(见图11A)。使用导电材料通过已知方法(等离子体CVD、溅射、印刷、或小滴释放方法等)形成导电层786。优选地使用由从铝(Al)、钛(Ti)、银(Ag)、和铜(Cu)中选择的元素、或者含有这些元素作为主要成分的合金材料或者化合物材料的单层或叠层形成导电层786。
具体地，使用含有银的胶执行丝网印刷并随后在50至350℃的温度下进行热处理以形成导电层786。或者，使用溅射形成铝层并随后对其图形化，而形成导电层786。优选地通过湿法刻蚀并随后在200至300℃的温度下进行热处理而图形化该铝层。
接着，形成接触导电层763和764的含有机化合物的层787(图11B)。通过已知方法(小滴释放、气相沉积等)形成包含有机化合物的层787。随后，形成和包含有机化合物的层787接触的导电层771。通过已知方法(溅射、气相沉积等)形成该导电层771。
通过上述步骤，完成了由导电层763、包含有机化合物的层787、及导电层771堆叠成的存储器元件789以及由导电层764、包含有机化合物的层787、及导电层771堆叠成的存储器元件790。
在上述制造步骤中，由于包含有机化合物的层787的热阻不高，故在形成用作天线的导电层786的步骤之后执行包含有机化合物的层787的形成步骤。
随后，通过已知方法(SOG、小滴释放方法等)形成用作保护层的绝缘层772，从而覆盖存储器元件789和790以及用作天线的导电层786。绝缘层772由诸如DLC(类金刚石碳)的含有碳的层、含有氮化硅的层、含有氮氧化硅的层、或有机材料制成，优选由环氧树脂制成。
使用光刻方法刻蚀绝缘层703、749、750、751、762、和766以暴露分离层702，由此形成开口773和774(见图12A)。
随后，将腐蚀剂注入开口773和774以除去分离层702(见图12B)。该腐蚀剂可以使用含有卤素氟化物或卤间化合物的气体或液体。例如使用三氟化氯(ClF3)、三氟化氮(NF3)、三氟化溴(BrF3)、或氟化氢(HF)作为该腐蚀剂。注意，如果使用氟化氢作为腐蚀剂，则该分离层702由氧化硅制成。
通过前述步骤，从衬底701上剥离薄膜集成电路791。薄膜集成电路791指薄膜晶体管744至748、存储器元件789和790的元件组、以及用作天线的导电层786。换而言之，如前所述地从衬底上剥离的多个元件在某些情况下被称为薄膜集成电路。
优选重复使用和薄膜集成电路791分离的衬底701以降低成本。形成绝缘层772以防止薄膜集成电路791在除去分离层702之后散落。由于薄膜集成电路791小、薄、且轻，其容易散落，因为在除去分离层702之后其未牢固地粘附到衬底701。然而，通过在薄膜集成电路791上形成绝缘层772，薄膜集成电路791重量增大并因此可防止薄膜集成电路791从衬底701散落。薄膜集成电路791自身既薄又轻，然而通过形成绝缘层772，薄膜集成电路791不会发生卷绕，并具有一定程度的强度。
随后，薄膜集成电路791的一个表面粘附到第一衬底776且完全与衬底701分离(见图13)。接着，薄膜集成电路791的另一个表面粘附到第二衬底775，通过执行热处理和压力处理之一或两者用第一衬底776和第二衬底775密封薄膜集成电路791。
第一衬底776和第二衬底775中的每一个对应于由聚丙烯、聚酯、乙烯树脂、聚氟乙烯、聚氯乙稀、氯乙稀等制成的薄膜，由纤维材料制成的纸，由基膜(聚酯、聚酰胺、无机气相沉积薄膜、纸等)和粘性合成树脂薄膜(丙烯酸基合成树脂、环氧基合成树脂等)构成的叠层膜等。通过热处理和压力处理而将该薄膜粘附到一对象。在执行该热处理和压力处理时，通过施加压力而粘附设于该薄膜的最外表面上的粘附层或设在该薄膜的最外表面上并通过热处理熔化的层(非粘附层)。
可在第一衬底776或第二衬底775的表面上提供或者不提供粘性层。各粘附层对应于含有诸如热固化树脂、紫外固化树脂、乙酸乙烯树脂基粘合剂、乙烯共聚物树脂基粘合剂、环氧树脂基粘合剂、聚氨酯树脂基粘合剂、橡胶基粘合剂、和丙烯酸树脂基粘合剂的粘合剂的层。
在前述结构中，存储器元件789和790都是这样的元件，即其中在一对导电层之间提供了包含有机化合物的层。当其这对导电层短路时，数据写入到存储器元件789和790。同时，通过读取其电阻值之差而从存储器元件789和790读出数据。该存储器元件789和790的特征在于其为非易失性的，其数据不能被重写，且如果尚未写入数据则可以向其写入数据。此外，可以容易地制造存储器元件789和790，因为其均具有三层堆叠结构。此外，通过减小堆叠部分的面积，该三层堆叠结构可容易地实现高的集成度。
参考图14A和14B及图15描述本发明的半导体装置的利记博彩app。
在衬底701上提供薄膜晶体管744至748、存储器元件789和790、和用作天线的导电层786(见图14A)。这些元件的制作步骤和图9A至11B中所示步骤相同，不同之处为另外提供了电连接到薄膜晶体管744的源极或漏极的导电层801和802，电连接到薄膜晶体管745的源极或漏极的导电层803和804。因此省略了对其的描述。
形成绝缘层805以覆盖该多个元件。接着，选择性地除去绝缘层805以暴露部分导电层802和804。使用光刻方法刻蚀绝缘层703、749、750、751、762、766、和805以暴露分离层702，由此形成开口773和774(见图14B)。随后将腐蚀剂注入开口773和774以除去分离层702。
使用各向异性导电胶806，将薄膜集成电路791粘附到其上形成了导电层807和808的衬底809。随后，将薄膜集成电路791与衬底701(见图15)分离。
注意，当薄膜集成电路791粘附到衬底809时，导电层802电连接到导电层807，且导电层804电连接到导电层808。衬底809包含例如用于显示图像的像素部分或其它运算电路，导电层807和808电连接到该像素部分和该其它运算电路。
参考图16A、16B、17A、和17B描述本发明的半导体装置的利记博彩app。
在衬底701上提供薄膜晶体管744至748、存储器元件789和790、和用作天线的导电层786。这些元件的制作步骤和图9A至11B中所示步骤相同，其不同之处为额外地提供了导电层821和822，因此省略了对其的描述(见图16A)。导电层821连接到薄膜晶体管744的源极或漏极，且其接触衬底701。导电层822连接到薄膜晶体管745的源极或漏极，且其接触衬底701。
使用光刻方法刻蚀绝缘层703、749、750、751、762、766、和772以暴露分离层702，由此形成开773和774(见图16B)。随后将腐蚀剂注入开口773和774以除去分离层702。
衬底825粘附到薄膜集成电路791的一个表面，将薄膜集成电路791与衬底701分离(见图17A)。随后，使用各向异性导电胶806将薄膜集成电路791的另一面粘附到包含导电层807和808的衬底809(见图17B)。衬底809包含例如用于显示图像的像素部分或其它运算电路，导电层807和808电连接到该像素部分和该其它运算电路。
参考图18A至18D和图19A及19B描述分别为本发明的半导体装置的一个模式的IC卡和面板。
首先描述IC卡(见图18A)。在该IC卡中，薄膜集成电路611粘附到衬底610，其中在该衬底上提供了用作天线的导电层612。衬底610上的导电层612和连接到组成薄膜集成电路611的薄膜晶体管614的导电层615通过各向异性导电胶616而相互电连接(见图18C和18D)。衬底610优选地由塑料制成。据此，衬底610由于其厚度薄重量轻且可以弯曲，因此可以加工成漂亮的款式和灵活的形状(见图18B)。此外，可以提供抗冲击力强的IC卡。
薄膜集成电路611可包含下述电路中的一个或多个运算电路、存储电路、电源电路、解调电路、调制电路、以及前述实施方式中描述的PLL电路。
该IC卡通过用作天线的导电层612从读写器接收或向读写器发射电磁波。下面简要地描述发射或接收电磁波的这个操作。
当读写器发射电磁波时，电磁波在用作天线的导电层612内被转换成交流电信号。电源电路使用该交流电信号产生电源电压，并将该电源电压提供给各个电路。解调电路解调交流电信号，并将解调的信号提供给运算电路。运算电路基于输入信号执行各种运算，并向存储电路等输出控制信号。调制电路基于从运算电路提供的信号而调制用作天线的导电层612上的负载。读写器以电磁波的形式接收天线上的调制负载。按照这个方式，IC卡从读写器接收电磁波，并基于所接收的电磁波而产生电源电压。
接着描述一种面板(见图19A和19B)。在该面板中，本发明的薄膜集成电路624和625被粘附到衬底620上，其中在该衬底上提供了具有显示图像功能的像素部分623。此外，薄膜集成电路628和629被粘附到连接薄膜626和627。
使用密封部件630将衬底620粘附到衬底621。像素部分623电连接到薄膜集成电路624。具体地，使用各向异性导电胶640将连接到像素部分623的导电层631和连接到薄膜集成电路624中所包含的薄膜晶体管655的导电层656相互电连接。
此外，衬底620上的各种电路电连接到连接薄膜626的导电层635。具体地，使用各向异性导电胶657将衬底620上的导电层634和连接薄膜626上的导电层635相互电连接。此外，连接薄膜626的导电层635被电连接到薄膜集成电路628。具体地，通过各向异性导电胶653将连接薄膜626的导电层635和连接到薄膜集成电路628中所包含的薄膜晶体管651的导电层652相互电连接。
需要指出，本发明的半导体装置的模式不限于前述IC卡和面板。本发明的半导体装置可以应用于CPU、各种处理器等。
包含提供于衬底上的天线的本发明的半导体装置可使用该天线发射、接收、或者发射和接收电磁波。因此，半导体装置51的应用范围非常广，可结合在纸、硬币、有价证券、无记名债券、证书(驾驶执照、居住卡等，见图20A)、包装容器(包装纸、瓶子等，见图20B)、记录介质(DVD软件、录像带等，见图20C)、车辆(自行车等，见图20D)、附件(袋子、眼镜等，见图20E)、食物用品、衣物、生活用品、电子设备等。电子设备包含液晶显示装置、电致发光显示装置、电视机(也称为TV、TV接收器、或者电视接收器)、便携终端等。
通过将半导体装置粘附到产品的表面或者将其结合在该产品中，由此可将其固定到该产品。例如，半导体装置被包含在书籍封面的纸板内或包装纸的有机树脂内。半导体装置也可粘附到例如纸币、硬币、有价证券、无记名债券、或证书的表面上或者被包含在其内。当半导体装置安装在包装容器、记录介质、个人物品、食物用品、衣物、生活用品、电子设备等前述产品上时，可以更加有效地实现检查系统、租赁系统等。
将半导体装置应用于产品管理或分配系统时，可以获得高性能的系统。例如，包含显示部分的便携终端设有读/写器并且产品设有半导体装置时，可以获得这样的系统，即当将该半导体装置靠近读写器时，显示部分将诸如成分、原产地、分配过程的记录的产品数据显示在显示部分上。因此，可以获得具有多功能和高附加值的系统。另一个例子为，半导体装置可安装在一产品上，而在传送带旁边提供读写器。这种情况下，可以容易地检查该产品且可以获得具有多功能的系统。本实施例可以和其它实施方式及实施例自由地组合。
本发明的半导体装置，其中在衬底上形成具有多个像素的像素部分，可以使用该显示部分显示图像。因此，该半导体装置优选可应用于电子设备，下面描述其示例。
移动电话机包含机壳2700和2706、面板2701、机壳2702、印刷线路板2703、操作按钮2704、和电池2705(见图21)。面板2701含有像素部分2709和功能电路部分2710，其中多个像素在像素部分2709内排列成矩阵。使用一对基板密封这些电路。面板2701以可拆卸的方式并入到机壳2702内，框架2702安装到印刷线路板2703中。根据包含面板2701的电子设备而适当地改变机壳2702的形状和尺寸。将多个IC芯片安装到印刷线路板2703上，该IC芯片对应于中央处理器(CPU)、控制器电路、电源电路、缓冲放大器、源驱动器、和栅极驱动器中的一个或多个。模块是指印刷线路板2703安装在面板上的状态。
功能电路部分2710包含在前述实施方式中描述的PLL电路以及用于控制像素部分2709的驱动电路。该PLL电路具有使输出信号的频率保持恒定以及控制输出信号的频率的功能。例如，当该PLL电路增加信号的频率且频率增大的该信号被提供给驱动电路时，该驱动电路可以工作于更高的速度。该PLL电路还具有这样的功能，即，即使输入信号的频率不正确时，通过使输入信号与平均频率同步而输出具有正确频率的信号。因此，即使当输入信号的频率不正确时，也可向像素部分2709和驱动电路提供具有正确频率的信号，由此可在像素部分2709内显示预期图像。因此，可以获得具有强大功能、多功能、和高附加值的半导体装置。
面板2701通过连接薄膜2708连接到印刷线路板2703。面板2701、机壳2702、和印刷线路板2703连同操作按钮2704及电池2705一起存放在机壳2700和2706内。面板2701内包含的像素部分2709被排列成使得可以从机壳2700内提供的开口看到该像素部分。
需要指出，机壳2700和2706示出了移动电话的外形的示例，根据本实施例的电子设备可以具有和功能及用法相关的各种模式。因此在下文中参考图22A至22F描述这些电子设备的模式的示例。
作为便携终端的移动电话机包含像素部分9102等(见图22A)。作为便携终端的便携游戏机包含像素部分9801等(见图22B)。数字摄影机包含像素部分9701和9702等(见图22C)。作为便携信息终端的PDA(个人数字助理)包含像素部分9201等(见图22D)。电视机包含像素部分9301等(见图22E)。显示器装置包含像素部分9401等(见图22F)。
本发明可以应用于各种电子设备，例如均为便携终端的移动电话机(也称为移动电话装置或简称移动电话)、PDA、电子笔记本、和便携游戏机，还可应用于例如电视机(也称为TV或者电视接收器)、显示器(也称为显示器装置)、数字相机、数字摄影机、诸如汽车音响设备的音频再现装置、家庭游戏机等。本实施例可以和其它实施方式及实施例自由地组合。
尽管薄膜晶体管在上文中被示成组成电压控制振荡器的元件，在本发明中组成电压控制振荡器的元件并不限于薄膜晶体管，还可以使用诸如MOS晶体管的晶体管等等。
本发明基于2005年2月28日在日本专利局提交的日本专利申请序列号2005-055183，该专利申请的内容在此引用作为参考。
权利要求
1.一种半导体装置，包含低电势电源；高电势电源；以及衬底上的电压控制振荡器，该电压控制振荡器电路包含第一电路，包含第一N型薄膜晶体管和第一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；第三电路，包含第二P型薄膜晶体管；以及第四电路，包含第三N型薄膜晶体管和第三P型薄膜晶体管，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压，其中第三N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压，其中第一信号输入到第二N型薄膜晶体管的栅极和第三N型薄膜晶体管的栅极，以及其中从第一N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
2.根据权利要求1的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中第三电路包含多个第二P型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个第二N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压，以及其中每个第三N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压。
3.根据权利要求1的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度。
4.根据权利要求1的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度。
5.根据权利要求1的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
6.根据权利要求1的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
7.根据权利要求1的半导体装置，其中该衬底由玻璃或塑料制成。
8.根据权利要求1的半导体装置，其中在该衬底上形成天线。
9.根据权利要求1的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
10.根据权利要求1的半导体装置，其中该半导体装置被结合到选自包括移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
11.一种半导体装置，包含低电势电源；高电势电源；以及衬底上的电压控制振荡器，该电压控制振荡器电路包含第一电路，包含第一N型薄膜晶体管和P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；其中第一N型薄膜晶体管的源极和漏极之一连接到P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个连接到该低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压，其中第一信号输入到每个第二N型薄膜晶体管的栅极，以及其中从每个第一N型薄膜晶体管的源极和漏极之一以及每个P型薄膜晶体管的源极和漏极之一输出第二信号。
12.根据权利要求11的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，且其中每个第二N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压。
13.根据权利要求11的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度。
14.根据权利要求11的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度。
15.根据权利要求11的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
16.根据权利要求11的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
17.根据权利要求11的半导体装置，其中该衬底由玻璃或塑料制成。
18.根据权利要求11的半导体装置，其中在该衬底上形成天线。
19.根据权利要求11的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中的每一个均包含液晶元件或者发光元件。
20.根据权利要求11的半导体装置，其中该半导体装置被结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
21.一种半导体装置，包含低电势电源；高电势电源；以及衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含第一N型薄膜晶体管和第一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；第三电路，包含第二P型薄膜晶体管；以及第四电路，包含第三N型薄膜晶体管和第三P型薄膜晶体管，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个连接到该低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个以及该第三P型薄膜晶体管的源极和漏极中另一个连接到该高电势电源，其中第二P型薄膜晶体管的阈值电压高于第一P型薄膜晶体管的阈值电压，其中第三P型薄膜晶体管的阈值电压高于第一P型薄膜晶体管的阈值电压，其中第一信号输入到第二P型薄膜晶体管的栅极和第三P型薄膜晶体管的栅极，且其中从第一N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
22.根据权利要求21的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中第三电路包含多个第二P型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压，且其中第三P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
23.根据权利要求21的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三P型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度，且其中第三沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度。
24.根据权利要求21的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三P型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度，且其中第三沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度。
25.根据权利要求21的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
26.根据权利要求21的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
27.根据权利要求21的半导体装置，其中该衬底由玻璃或塑料制成。
28.根据权利要求21的半导体装置，其中在该衬底上形成天线。
29.根据权利要求21的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
30.根据权利要求21的半导体装置，其中该半导体装置被结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
31.一种半导体装置，包含衬底上的低电势电源；该衬底上的高电势电源；以及该衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含N型薄膜晶体管和第一P型薄膜晶体管；以及第二电路，包含第二P型薄膜晶体管，其中第一P型薄膜晶体管的源极和漏极之一连接到N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的阈值电压高于第一P型薄膜晶体管的阈值电压，其中第一信号输入到第二P型薄膜晶体管的栅极，且其中从N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
32.根据权利要求31的半导体装置，其中第一电路包含多个N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二P型薄膜晶体管，其中每个第一P型薄膜晶体管的源极和漏极之一连接到每个N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，且其中每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
33.根据权利要求31的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，且其中第二沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度。
34.根据权利要求31的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中每个第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，且其中第二沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度。
35.根据权利要求31的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
36.根据权利要求31的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
37.根据权利要求31的半导体装置，其中该衬底由玻璃或塑料制成。
38.根据权利要求31的半导体装置，其中在该衬底上形成天线。
39.根据权利要求31的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
40.根据权利要求31的半导体装置，其中该半导体装置被结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
41.一种半导体装置，包含衬底上的低电势电源；该衬底上的高电势电源；以及该衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含第一N型薄膜晶体管和第一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；第三电路，包含第二P型薄膜晶体管；以及第四电路，包含第三N型薄膜晶体管和第三P型薄膜晶体管，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二N型薄膜晶体管的沟道长度短于第一N型薄膜晶体管的沟道长度，其中第三N型薄膜晶体管的沟道长度短于第一N型薄膜晶体管的沟道长度，其中第一信号输入到第二N型薄膜晶体管的栅极和第三薄膜晶体管的栅极，且其中从第一N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
42.根据权利要求41的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中第三电路包含多个第二P型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个第二N型薄膜晶体管的沟道长度短于每个第一N型薄膜晶体管的沟道长度，以及其中每个第三N型薄膜晶体管的沟道长度短于每个第一N型薄膜晶体管的沟道长度。
43.根据权利要求41的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度。
44.根据权利要求41的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度。
45.根据权利要求41的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
46.根据权利要求41的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
47.根据权利要求41的半导体装置，其中该衬底由玻璃或塑料制成。
48.根据权利要求41的半导体装置，其中在该衬底上形成天线。
49.根据权利要求41的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
50.根据权利要求41的半导体装置，其中该半导体装置被结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
51.一种半导体装置，包含衬底上的低电势电源；该衬底上的高电势电源；以及该衬底上的电压控制振荡器，该电压控制振荡器电路包含第一电路，包含第一N型薄膜晶体管和一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；其中第一N型薄膜晶体管的源极和漏极之一连接到P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二N型薄膜晶体管的沟道长度短于第一N型薄膜晶体管的沟道长度，其中第一信号输入到每个第二N型薄膜晶体管的栅极，以及其中从每个第一N型薄膜晶体管的源极和漏极之一以及P型薄膜晶体管的源极和漏极之一输出第二信号。
52.根据权利要求51的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，以及其中每个第二N型薄膜晶体管的阈值电压低于每个第一N型薄膜晶体管的阈值电压。
53.根据权利要求51的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度。
54.根据权利要求51的半导体装置，其中第一N型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度。
55.根据权利要求51的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
56.根据权利要求51的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
57.根据权利要求51的半导体装置，其中该衬底由玻璃或塑料制成。
58.根据权利要求51的半导体装置，其中在该衬底上形成天线。
59.根据权利要求51的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
60.根据权利要求51的半导体装置，其中该半导体装置被结合到选自包括移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
61.一种半导体装置，包含衬底上的低电势电源；该衬底上的高电势电源；以及该衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含第一N型薄膜晶体管和第一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；第三电路，包含第二P型薄膜晶体管；以及第四电路，包含第三N型薄膜晶体管和第三P型薄膜晶体管，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏板中另一个连接到低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二P型薄膜晶体管的沟道长度短于第一P型薄膜晶体管的沟道长度，其中第三P型薄膜晶体管的沟道长度短于第一P型薄膜晶体管的沟道长度，其中第一信号输入到第二P型薄膜晶体管的栅极和第三P型薄膜晶体管的栅极，以及其中从第一N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
62.根据权利要求61的半导体装置，其中第一电路包含多个第一N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二N型薄膜晶体管，其中第三电路包含多个第二P型薄膜晶体管，其中每个第一N型薄膜晶体管的源极和漏极之一连接到每个第一P型薄膜晶体管的源极和漏极之一，其中每个第一N型薄膜晶体管的源极和漏极中另一个连接到每个第二N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压，以及其中每个第三P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
63.根据权利要求61的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三P型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度。
64.根据权利要求61的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，其中第三P型薄膜晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度。
65.根据权利要求61的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
66.根据权利要求61的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
67.根据权利要求61的半导体装置，其中该衬底由玻璃或塑料制成。
68.根据权利要求61的半导体装置，其中在该衬底上形成天线。
69.根据权利要求61的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
70.根据权利要求61的半导体装置，其中该半导体装置被结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
71.一种半导体装置，包含衬底上的低电势电源；该衬底上的高电势电源；以及该衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含N型薄膜晶体管和第一P型薄膜晶体管；以及第二电路，包含第二P型薄膜晶体管，其中第一P型薄膜晶体管的源极和漏极之一连接到N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的沟道长度短于第一P型薄膜晶体管的沟道长度，其中第一信号输入到第二P型薄膜晶体管的栅极，以及其中从N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
72.根据权利要求71的半导体装置，其中第一电路包含多个N型薄膜晶体管和多个第一P型薄膜晶体管，其中第二电路包含多个第二P型薄膜晶体管，其中每个第一P型薄膜晶体管的源极和漏极之一连接到每个N型薄膜晶体管的源极和漏极之一，其中每个第一P型薄膜晶体管的源极和漏极中另一个连接到每个第二P型薄膜晶体管的源极和漏极之一，其中每个第二P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中每个N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，以及其中每个第二P型薄膜晶体管的阈值电压高于每个第一P型薄膜晶体管的阈值电压。
73.根据权利要求71的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供P型导电性的杂质元素的浓度高于第一沟道形成区中提供P型导电性的杂质元素的浓度。
74.根据权利要求71的半导体装置，其中第一P型薄膜晶体管包含含有第一沟道形成区的第一半导体层，其中每个第二P型薄膜晶体管包含含有第二沟道形成区的第二半导体层，以及其中第二沟道形成区中提供N型导电性的杂质元素的浓度低于第一沟道形成区中提供N型导电性的杂质元素的浓度。
75.根据权利要求71的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
76.根据权利要求71的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
77.根据权利要求71的半导体装置，其中该衬底由玻璃或塑料制成。
78.根据权利要求71的半导体装置，其中在该衬底上形成天线。
79.根据权利要求71的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
80.根据权利要求71的半导体装置，其中该半导体装置结合到选自包含移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组中的电子设备中。
81.一种半导体装置，包含低电势电源；高电势电源；以及衬底上的电压控制振荡器，该电压控制振荡器包含第一电路，包含第一N型薄膜晶体管和第一P型薄膜晶体管；第二电路，包含第二N型薄膜晶体管；第三电路，包含第二P型薄膜晶体管；以及第四电路，包含第三N型薄膜晶体管和第三P型薄膜晶体管，其中第一N型薄膜晶体管的源极和漏极之一连接到第一P型薄膜晶体管的源极和漏极之一，其中第一N型薄膜晶体管的源极和漏极中另一个连接到第二N型薄膜晶体管的源极和漏极之一，其中第一P型薄膜晶体管的源极和漏极中另一个连接到第二P型薄膜晶体管的源极和漏极之一，其中第三N型薄膜晶体管的源极和漏极之一连接到第三P型薄膜晶体管的源极和漏极之一，其中第二N型薄膜晶体管的源极和漏极中另一个以及第三N型薄膜晶体管的源极和漏极中另一个连接到低电势电源，其中第二P型薄膜晶体管的源极和漏极中另一个以及第三P型薄膜晶体管的源极和漏极中另一个连接到高电势电源，其中第二N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压，其中第三N型薄膜晶体管的阈值电压低于第一N型薄膜晶体管的阈值电压，其中第一信号输入到第二N型薄膜晶体管的栅极和第三N型薄膜晶体管的栅极，以及其中从第一N型薄膜晶体管的源极和漏极之一以及第一P型薄膜晶体管的源极和漏极之一输出第二信号。
82.根据权利要求81的半导体装置，其中第一电路包含多个第一N型晶体管和多个第一P型晶体管，其中第二电路包含多个第二N型晶体管，其中第三电路包含多个第二P型晶体管，其中每个第一N型晶体管的源极和漏极之一连接到每个第一P型晶体管的源极和漏极之一，其中每个第一N型晶体管的源极和漏极中另一个连接到每个第二N型晶体管的源极和漏极之一，其中每个第一P型晶体管的源极和漏极中另一个连接到每个第二P型晶体管的源极和漏极之一，其中每个第二N型晶体管的源极和漏极中另一个连接到低电势电源，其中每个第二P型晶体管的源极和漏极中另一个连接到高电势电源，其中每个第二N型晶体管的阈值电压低于每个第一N型晶体管的阈值电压，以及其中第三N型晶体管的阈值电压低于每个第一N型晶体管的阈值电压。
83.根据权利要求81的半导体装置，其中第一N型晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供N型导电性的杂质元素的浓度高于第一沟道形成区中提供N型导电性的杂质元素的浓度。
84.根据权利要求81的半导体装置，其中第一N型晶体管包含含有第一沟道形成区的第一半导体层，其中第二N型晶体管包含含有第二沟道形成区的第二半导体层，其中第三N型晶体管包含含有第三沟道形成区的第三半导体层，其中第二沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度，以及其中第三沟道形成区中提供P型导电性的杂质元素的浓度低于第一沟道形成区中提供P型导电性的杂质元素的浓度。
85.根据权利要求81的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器。
86.根据权利要求81的半导体装置，其中在该衬底上形成相位比较器、环路滤波器、和除法器，在该环路滤波器产生第一信号，且将第二信号提供给该除法器。
87.根据权利要求81的半导体装置，其中该衬底由玻璃或塑料制成。
88.根据权利要求81的半导体装置，其中在该衬底上形成天线。
89.根据权利要求81的半导体装置，其中在该衬底上形成包含多个像素的像素部分，且该多个像素中每一个均包含液晶元件或者发光元件。
90.根据权利要求81的半导体装置，其中该半导体装置结合到选自包括移动电话、PDA、电子笔记本、便携游戏机、电视机、显示器、数字相机、数字摄影机、汽车音响设备、家庭游戏机、和IC卡的组的电子设备中。
全文摘要
一种具有强大功能、多功能、和高附加值的半导体装置。该半导体装置包含提供于衬底上并输出具有正确频率的信号的PLL电路。通过在衬底上提供这种PLL电路，可以获得具有强大功能、多功能、和高附加值的半导体装置。
文档编号H03L7/099GK1829095SQ200610051518
公开日2006年9月6日 申请日期2006年2月28日 优先权日2005年2月28日
发明者加藤清, 长多刚 申请人:株式会社半导体能源研究所