专利名称:D/a转换器和具有它的半导体集成电路的利记博彩app
技术领域:
本发明涉及把数字信号转换为模拟信号的D/A转换器。尤其是涉 及能够使D/A转换器的电流源矩阵部的电流标准离差减小和面积缩 小的技术。
背景技术:
近年来,为了有效利用CMOS比较廉价的优点,目前流行制造 数字电路和模拟电路混装在1个芯片上的系统LSI。
在这样的LSI中,在与LSI外部的接口部使用把模拟信号转换为 数字信号的A/D转换器、把数字信号转换为模拟信号的D/A转换器。
而且,在图像用途或通信用途等的LSI中,能进行高速动作的电 流驱动型的D/A转换器(Current Steering D/A Converter)是必不可少 的。
图13表示以往的电流驱动型D/A转换器100的电路结构。在图 13中,例示出把8位的数字信号转换为模拟信号的情形。
对电流源IS1 IS2、 IS3-l IS3-63的第一偏压施加端子VB1、第 二偏压施加端子VB2施加由偏压电^各104产生的电压。乂人电流源 IS1 IS2、 IS3-l IS3-63输出的电流通过由数字信号控制的差动开关 SW1 SW2、 SW3-l SW3-63,流入冲莫拟输出端子OUT或4妾地电源 VSS。能从模拟输出端子OUT取得与数字输入信号对应的模拟输出 电流。该模拟输出电流由输出负载电阻101转换为电压。
电流源IS 1是1LSB( Least Significant Bit )的电流源,LS2是2 LSB 的电流源。IS3-l IS3-63是4 LSB的电流源,整体上存在63个电流 源。通过来自这些电流源的组合,能取得2的8次方=256等级的模 拟输出。
偏压电路104是产生从参考电压发生电路103对参考电压输入端 子VREF输入的电压、与连接在参考电阻连接端子IREF上的外部电 阻102对应的2个偏压VB1、 VB2的电^各。
此外,译码电路105能够把对数字输入端子IN0 IN7输入的8位 的数字信号译码,输出差动开关控制信号D1 D2、 D3-l~D3-63。
这样的以往的电流驱动型D/A转换器的电流源,其电路结构如下。
图14是以往的电流源的第一电路结构例。在图14中,电流源111 是如下的电路,即L(沟道长度)^L1、 W(沟道宽度)二W1的P 沟道型晶体管Trlll的源极端子连接在电源VDD上,该P沟道型晶 体管Trlll的栅极端子连接在第一偏压施加端子VB1上,该P沟道 型晶体管Trlll的漏极端子连接在L=L2、 W二W1的P沟道型晶体管 Trl12的源极端子上,并且该晶体管Trl12的4册极端子连接在第二偏 压施加端子VB2上,该晶体管Trl12的漏才及端子连接在电流输出端 子Ioutlll上,该电流源111能MT出lLSB的电流^f直。
此外,电流源112是如下的电路,即L=L1、 W^W1的P沟道 型晶体管Trl13的源极端子连接在电源VDD上,该晶体管Trl13的 栅极端子连接在第一偏压施加端子VB1上,该晶体管Trl13的漏极 端子连接在L=L2、 W=W1的P沟道型晶体管Trl14的源极端子上, 并且该晶体管Trl 14的冲册极端子连接在第二偏压施加端子VB2上, 该晶体管Trl14的漏才及端子连4妻在电流^r出端子Ioutll2上,并且 L=L1、 W=W1的P沟道型晶体管Trl15的源极端子连接在电源VDD 上,该晶体管Trl 15的4册极端子连接在第一偏压施加端子VB1上, 该晶体管Trl15的漏才及端子连接在L=L2、 W=W1的P沟道型晶体管 Trl16的源极端子上,并且该晶体管Trl16的栅极端子连接在第二偏 压施加端子VB2上,该晶体管Trl16的漏极端子连接在电流输出端 子loutll2上,该电流源112能输出2LSB的电流值。
电流源113是如下的电路,即L=L1、 W^W1的P沟道型晶体 管Trl17的源极端子连接在电源VDD上,该晶体管Trl17的栅极端
子连接在第一偏压施加端子VB1上,该晶体管Trl17的漏极端子连 接在L=L2、 W=W1的P沟道型晶体管Trl18的源极端子上。该晶体 管Trl18的栅极端子连接在第二偏压施加端子VB2上,该晶体管 Trl18的漏极端子连冲妻在电流输出端子Ioutll3上,并且I^L1、W二W1 的P沟道型晶体管Trl19的源极端子连4妻在电源VDD上,该晶体管 Trl19的栅极端子连4妄在第一偏压施加端子VB1上,该晶体管Trll9 的漏极端子连接在L=L2、 W=W1的P沟道型晶体管Trl20的源极端 子上。晶体管Trl20的栅极端子连接在第二偏压施加端子VB2上, 该晶体管Trl20的漏^l端子连接在电流输出端子Ioutll3上,并且 L=L1、 W二W1的P沟道型晶体管Trl21的源极端子连接在电源VDD 上,该晶体管Trl21的栅极端子连接在第一偏压施加端子VB1上, 该晶体管Trl21的漏极端子连接在L=L2、 W=W1的P沟道型晶体管 Trl22的源极端子上。晶体管Trl22的4册才及端子连4妄在第二偏压施加 端子VB2上,该晶体管Tr 122的漏极端子连接在电流输出端子lout 113 上,并且L^L1、 W=W1的P沟道型晶体管Trl23的源极端子连4妄在 电源VDD上,该晶体管Trl23的栅一及端子连接在第一偏压施加端子 VB1上,该晶体管Trl23的漏极端子连接在L=L2、 W=W1的P沟道 型晶体管Trl24的源极端子上。晶体管Trl24的栅极端子连接在第二 偏压施加端子VB2上,该晶体管Trl24的漏才及端子连4妄在电流输出 端子Ioutll3上。该结构的电流源113能输出4LSB的电流值。
图15是图14的电流源111 113的布局图。 一般而言,L=L1、 W=W1的晶体管的漏极端子的扩散层、L=L2、 W=W1的晶体管的源 极端子的扩散层以共享的形式实现。
图16是表示具有图14的电流源的D/A转换器的基本电路块配置 图。电路块114是由1个1LSB电流源111、 1个2LSB电流源112、 63个4 LSB电流源113构成的晶体管矩阵部。 一关史而言,为了减少 制造上的离差,采用不产生间隙地还包含虚拟电流源的形式整齐地配 置,以使得电流源变为完整的矩阵状。
此外,电路块115是开关块,配置有图13的开关SW1、 SW2、
SW3-l SW3-63。
此外,电路块116是由译码器等构成的逻辑电路。
图17表示以往的电流源的第二电路结构例。
首先,电流源119是如下的电路,即L=L3、 W^W3的P沟道 型晶体管Trl29的源极端子连接在电源VDD上,该晶体管Trl29的 斥册极端子连接在第一偏压施加端子VB1上,该晶体管Trl29的漏极 端子连接在L=L4、 W=W3的P沟道型晶体管Trl30的源极端子上, 并且晶体管Trl30的栅极端子连接在第二偏压施加端子VB2上,该 晶体管Trl30的漏极端子连接在电流输出端子Ioutll9上,该电流源 119能输出4LSB的电流值。
电流源118是如下的电^各,即L=L3x2、 W二W3的P沟道型晶 体管Trl27的源极端子连接在电源VDD上,该晶体管Trl27的栅极 端子连接在第一偏压施加端子VB1上,该晶体管Trl27的漏极端子 连接在L=L4 x 2、 W=W3的P沟道型晶体管Trl28的源极端子上,并 且晶体管Trl28的4册极端子连4妄在第二偏压施加端子VB2上,该晶 体管Trl28的漏极端子连接在电流输出端子Ioutll8上,该电流源118 能输出电流源119的一半的电流即2LSB的电流值。
电流源117是如下的电^各,即L=L3><4、 W二W3的P沟道型晶 体管Trl25的源极端子连接在电源VDD上,该晶体管Trl25的栅极 端子连接在第一偏压施加端子VB1上,该晶体管Trl25的漏极端子 连接在L=L4 x 4、 W=W3的P沟道型晶体管Trl26的源极端子上,并 且晶体管Trl26的栅极端子连接在第二偏压施加端子VB2上,该晶 体管Trl26的漏极端子连接在电流输出端子Ioutll7上,该电流源117 能專命出电流源119的1/4的电流即1LSB的电流#_。
图18是图17的电流源117 119的布局图。
图19表示以往的电流源的第三电路结构例,是专利文献1中描 述的技术。
首先,电流源122是如下的电路,即L=L3、 W=W3、 M=l的 P沟道型晶体管Trl37的源才及端子连冲妄在电源VDD上,该晶体管
Trl37的栅极端子连接在第一偏压施加端子VB1上,该晶体管Trl37 的漏极端子连接在L=L4、 W=W4、 M=l的P沟道型晶体管Trl38的 源极端子上,并且晶体管Trl38的栅极端子连接在第二偏压施加端子 VB2上,晶体管Trl38的漏极端子连接在电流输出端子Ioutl22上, 该电流源122能输出4LSB的电流^i。
电流源121是如下的电^各,即L=L3、 W=W3、 M=l的P沟道 型晶体管Trl34的源极端子连接在电源VDD上,该晶体管Trl34的 栅极端子连接在第一偏压施加端子VB1上,该晶体管Trl34的漏极 端子连接在L=L4 x 2、 W=W4、 M=l的P沟道型晶体管Trl35的源极 端子、以及L-L4x2、 W=W4、 M=l的P沟道型晶体管Trl36的源极 端子上,并且晶体管Trl35、 Trl36的栅极端子连4妄在第二偏压施加 端子VB2上,晶体管Trl35的漏极端子连接在电流输出端子Ioutl21 上,晶体管Trl36的漏极端子连接在负载的P沟道型晶体管Trl40的 源极端子上,晶体管Trl40的斥册极端子和漏极端子连"l妾在4妻地电源 VSS上。4LSB的电流流过晶体管Trl34,但是其中的2LSB的电流通 过晶体管Trl36、 Trl40而流入接地电源VSS,剩下的2LSB的电流从 电流输出端子Ioutl21输出。
电流源120是如下的电3各,即L=L3、 W=W3、 M二l的P沟道 型晶体管Trl31的源极端子连接在电源VDD上,该晶体管Trl31的 栅极端子连接在第一偏压施加端子VB1上,该晶体管Trl31的漏极 端子连接在L=L4 x 4、 W=W4、 M二l的P沟道型晶体管Trl32的源极 端子、以及L^L4x4、 W=W4、 M=3的P沟道型晶体管Trl33的源极 端子上,并且晶体管Trl32、 Trl33的栅极端子连接在第二偏压施加 端子VB2上,晶体管Trl32的漏极端子连接在电流输出端子Ioutl20 上,晶体管Trl33的漏极端子连接在负载的P沟道型晶体管Trl39的 源;f及端子上,晶体管Trl39的栅"f及端子和漏极端子连4妄在接地电源 VSS上。4LSB的电流流过晶体管Trl31,但是其中的3LSB的电流通 过晶体管Trl33、 Trl39而流入接地电源VSS,剩下的1LSB的电流从 电流输出端子lout 120输出。
专利文献l:美国专利第6281825号说明书
发明内容
但是,在所述第一现有技术(图14)中,个数多达63个的4LSB 的电流源113每一个由8个晶体管构成,电流源矩阵部114的总晶体 管数至少为[(1+2 x l+4x 63 ) x2]个^510个,电流源的总晶体管数 多,因此,具有电流源的电路面积增大且成本上升的缺点。而且,在 配置这么多的晶体管的大面积的矩阵面内,构成该电流源的各晶体管 的电流特性变得不统一 ,这些晶体管之间的电流特性的差逐渐增大的 面内倾斜变强(系统误差),因此存在各电流源相互间的统一性下降, D/A转换器的转换特性的线性恶化这样的课题。
此外,在所述第二现有4支术(图17)中,在1LSB电流源117、 2LSB电流源118、以及4LSB电流源119中,如图18所示,晶体管 的尺寸(长度L)在所述3种电流源相互间存在不同,所以1LSB电 流源U7、2LSB电流源118的晶体管矩阵必须在所述63个4LSB电 流源119之外另行形成。因此,电流源的电路面积增大。而且,在4 LSB 电流源119与1LSB电流源117、 2 LSB电流源118的相互之间,由 于加工精度的不同、电源布线中的电压降的不同、晶体管的电流特性 的面内倾斜等,在各电流源的电流值中产生偏离期待值的离差,存在 D/A转换器的转换特性的线性恶化这样的课题。
而且,即使在所述第三现有技术(图19)中,与所述第二现有技 术同样,在3种电流源120、 121、 122中,在这3种电流源相互之间, 由于内部结构或晶体管的尺寸(长度L)不同,所以需要在所述63 个4LSB电流源122之外另行形成1 LSB电流源120和2LSB电流源 121的晶体管矩阵,导致电流源面积增大。而且,在4LSB电流源(晶 体管矩阵)122与1 LSB电流源120以及2LSB电流源121的相互之 间,由于加工精度的不同、电源布线中的电压降的不同、晶体管的电 流特性的面内倾斜等,在各电流源的电流值中产生偏离期待值的离 差,存在D/A转换器的转换特性的线性恶化这样的课题。
本发明的目的在于,在电流驱动型D/A转换器中,既有效缩小在 其内部设置的电流源整体的电路面积,又谋求晶体管矩阵面内的晶体
管全体的电流特性的统一化,进一步提高D/A转换特性的线性。
为了实现所述目的,在本发明中采用如下结构,即在输出电流 值每次加权为1/2的二进制代码电流源中,以共才册-共阴(cascode) 方式串联连接构成温度计代码电流源的晶体管,使栅极端子公用,据 此,能用相同结构的晶体管的组合构成全部电流源,能在晶体管矩阵 中形成全部电流源的晶体管。
具体而言,本发明的D/A转换器,把数字信号转换为模拟信号, 并且具有多个电流源,其特征在于在所述多个电流源中包含第一电 路和第二电路级联连接的电流源;m个第一尺寸的场效应晶体管以共 ^t-共阴方式连"^妻而构成所述第一电^各,且所述m个场效应晶体管的 各栅极端子共同施加有第一偏压,其中m为2以上的整数;m个第二 尺寸的场效应晶体管以共栅-共阴方式连接而构成所述第二电路,且 所述m个场效应晶体管的各栅极端子共同施加第二偏压。
本发明在所述D/A转换器中,其特征在于所述第一尺寸的场效 应晶体管和所述第二尺寸的场效应晶体管由MOS晶体管构成。
本发明在所述D/A转换器中,其特征在于所述MOS晶体管是 P沟道型MOS晶体管。
本发明在所述D/A转换器中,其特征在于所述MOS晶体管是 N沟道型MOS晶体管。
本发明在所述D/A转换器中,其特征在于具有l个以上的第一 电路和第二电3各级联连接的电流源;所述电流源是输出电流值每次加 斥又为1/2的二进制码电流源。
本发明在所述D/A转换器中,其特征在于所述第一尺寸的场效 应晶体管形成在第 一 晶体管矩阵的内部;所述第二尺寸的场效应晶体 管形成在第二晶体管矩阵的内部。
本发明在所述D/A转换器中,其特征在于所述第一晶体管矩阵 和所述第二晶体管矩阵分别具有配置在其外周的虚设晶体管。
本发明在所述D/A转换器中,其特征在于形成在所述第一晶体 管矩阵的内部的预定的晶体管的栅极端子和形成在所述第二晶体管 矩阵的内部的预定的晶体管的漏极端子连接在 一起,在该连接点生成 的电压成为所述第一偏压。
本发明在所述D/A转换器中,其特征在于在所述第一晶体管矩 阵或所述第二晶体管矩阵中,包含预定的2个P沟道型晶体管的源极 端子彼此共有扩散层的图案、以及一个P沟道型晶体管的漏极端子和 另一个P沟道型晶体管的源极端子共有扩散层的图案。
本发明的D/A转换器把数字信号转换为模拟信号,并且具有多个 电流源,把数字信号转换为模拟信号,并且具有多个电流源,其特征 在于在所述多个电流源中包含第 一 电路和第二电路级联连接的电流 源;m个第 一 尺寸的场效应晶体管以共4册-共阴的方式连接而构成所 述第 一 电路,且所述m个场效应晶体管的桶f极端子共同施加有第 一偏 压,其中m为1以上的整数;n个第二尺寸的场效应晶体管以共栅-共阴的方式连接而构成所述第二电路,且所述n个场效应晶体管的各 栅极端子共同施加有第二偏压,其中n-m。
本发明在所述D/A转换器中,其特征在于所述第一尺寸的场效 应晶体管形成在第 一 晶体管矩阵的内部;所述第二尺寸的场效应晶体 管形成在第二晶体管矩阵的内部。
本发明的D/A转换器,把数字信号转换为模拟信号,并且具有多 个电流源,其特征在于在所述多个电流源中包含第一电路和第二电 路级联连接的电流源;m个第 一尺寸的场效应晶体管以共有漏极端子 的方式并联连接而构成所述第一电路,且所述m个场效应晶体管的各 栅^l端子共同施加有第一偏压,其中m为2以上的整数;所述第二电 路由1个第二尺寸的场效应晶体管构成,或者由n个第二尺寸的场效 应晶体管以共栅-共阴的方式构成,且所述l个或n个场效应晶体管
的各栅极端子共同施加有第二偏压,其中n^2。
本发明在所述D/A转换器中,其特征在于所述第一尺寸的场效 应晶体管形成在第 一晶体管矩阵的内部;所述第二尺寸的场效应晶体 管形成在第二晶体管矩阵的内部。
本发明在所述D/A转换器把数字信号转换为模拟信号,并且具有
多个电流源,其特征在于在所述多个电流源中包含m个同一尺寸的 场效应晶体管以共4册-共阴方式连接而构成的电流源,其中m为2 以上的整数;且所述m个场效应晶体管的^f册极端子共同施加有同 一偏 压。
本发明的半导体集成电路的特征在于具有上述D/A转换器。 根据以上所述,在本发明中,无论低位侧的电流源或高位侧的电 流源,所有的电流源都能通过组合同一尺寸的晶体管而构成,所以能 在晶体管矩阵中形成全部电流源的晶体管。因此,没有如需要在晶体 管矩阵的外部形成预定电流源的构成晶体管的现有技术那样,存在构 成晶体管矩阵的电流源和位于该矩阵外部的电流源之间的加工精度
的不同或电源布线中的电压降不同等等不同之处,所以各电流源的电 流值不会从期待值偏离,D/A转换器的转换特性的线性变得良好。
而且,在高位的电流源,例如使用l个电流值决定晶体管,在低 位的电流源,以共栅-共阴方式串联连接多个同一尺寸的电流值决定 晶体管,并且使栅极电压公用,从而能构成每次加权为1/2的二进制 码的多个电流源。因此,能用总数少的晶体管形成用温度计代码设计 的多个高位的电流源整体,其结果是,能有效缩小晶体管矩阵的面积, 所以能有效抑制该晶体管矩阵面内的晶体管全体的电流特性的倾斜 等制造离差,使D/A转换器的转换特性的线性进一 步提高。
如上所述,根据本发明,能得到这样一种D/A转换器和具有它的 半导体集成电路,即既能缩小在其内部具有的电流源全体的电路面 积,.又能使晶体管矩阵面内的晶体管全体的电流特性统一,使D/A转 换特性的线性进一步提高。
下面简要说明附图。
图l是表示本发明实施例1的D/A转换器中内置的电流源的电路
图。
图2是表示同一电流源的布局结构的图。
图3是表示同一D/A转换器的块配置的图。
图4是表示本发明实施例2的D/A转换器的块配置的图。
图5是表示本发明实施例3的D/A转换器中内置的电流源的电路图。
图6是表示本发明实施例4的D/A转换器的主要部分的电路图。 图7是表示本发明实施例5的D/A转换器中内置的电流源的布局 结构的图。
图8是表示本发明实施例6的D/A转换器中内置的电流源的电路图。
图9是表示同一电流源的变形例的图。
图10是表示本发明实施例7的D/A转换器中内置的电流源的电 路图。
图11是表示同一电流源的变形例的图。
图12是表示本发明实施例8的D/A转换器中内置的电流源的电路图。
图13是表示以往的D/A转换器的全体结构的图。
图14是表示在现有技术1的D/A转换器中内置的电流源的电路图。
图15是表示同一电流源的布局结构的图。
图16是表示同一D/A转换器的块配置的图。
图17是表示在现有技术2的D/A转换器中内置的电流源的电路图。
图18是表示同一电流源的布局结构的图。
图19是表示在现有技术3的D/A转换器中内置的电流源的电路图。
标号说明
100— D/A转换器;
101— 输出负载电阻;
102— 外部电阻;
103 —参考电压发生电路;
104— 偏压电^各;
105— 译码电路;
VB1 —第一偏压施加端子;
VB2—第二偏压施加端子;
IS1、 IS2、 IS3-l IS3-63 —电流源;
IN0 IN7—数字输入端子;
SW1、 SW2、 SW3-1 63 —差动开关;
Dl、 D2、 D3-l 63 —差动开关控制信号;
OUT—模拟输出端子;
VSS—接地端子;
1、12、20、20,、23、23,、29、m、117、120—
2、13、21、21,、24、24,、30、112、118、121 —
3、14、18、22、22,、25、25,、31、113、119、
1LSB的电流源; 2LSB的电流源; 122—4LSB的电
流源
Al、 A2、 A4、 Cl、 C2、 C4一第一电路; Bl、 B2、 B4、 Dl、 D2、 D4—第二电3各;
4、 16—第一 MOS晶体管矩阵;
5、 17—第二MOS晶体管矩阵;
6、 115 —开关电路;
7、 116—逻辑电路; 114一晶体管矩阵;
8、 9一虛设MOS晶体管; 15 —偏压电^各;
Ioutl ~Iout3 、 lout 12 1outl 4 、 Ioutl 5 、 Ioutl 8 、 Ioutl 9 、 Iout20~ Iout22 、 Iout23 Iout25、 Iout29 Iout31 、 1outl11 Ioutl 13 、 Ioutl 17~ Ioutl 19、
Ioutl20 lout 122—电流输出端子。
具体实施例方式
以下,参照
本发明实施例的D/A转换器。 (实施例1 )
图1表示本发明实施例1的D/A转换器中具有的电流源的电路结 构。D/A转换器全体的电路结构在图13中表示,其详细的说明已经 描述,所以这里省略。
电流源1是1LSB的电流源,电流源2是2 LSB的电流源,电流 源3是4 LSB的电流源。所述2 LSB的电流源2流出的电流值加^L为 所述4LSB的电流源3流出的电流的1/2,所述1LSB的电流源1流出 的电流j直加纟又为所述2LSB的电流源2流出的电流的1/2,这些电流 源1和电流源2是电流值加权为1/2的二进制码电流源。
由1个(m=l ) P沟道型MOS晶体管Trl3构成的第一电路A4、 由另一个(m=l) P沟道型MOS晶体管(场效应晶体管)Trl4构成 的第二电^各B4以级联方式连接,构成所述4LSB的电流源3。在该电 流源3中,L=L3、 W=W3 (第一尺寸)的P沟道型MOS晶体管Trl3 的源极端子连接在电源VDD上,该MOS晶体管Trl3的栅极端子连 接在第一偏压施加端子VBl上,该MOS晶体管Trl3的漏极端子连 接在L=L4、 W=W4 (第二尺寸)的P沟道型MOS晶体管Trl4的源 极端子上。MOS晶体管Trl4的栅极端子连接在第二偏压施加端子 VB2上,MOS晶体管Trl4的漏极端子连接在电流输出端子Iout3上。 从电流输出端子Iout3输出4LSB的电流。
由以共栅-共阴方式连接的2个(m=2) P沟道型MOS晶体管 Tr9、 TrlO构成的第一电路A2、以共栅-共阴方式连接的其他2个 (m=2) P沟道型MOS晶体管Trll、 Trl2构成的第二电路B2级联 连接,构成2LSB的电流源2。在该电流源2中,L=L3、 W二W3的P 沟道型MOS晶体管Tr9的源极端子连接在电源VDD上,MOS晶体 管Tr9的栅极端子连接在第一偏压施加端子VBl上,MOS晶体管Tr9
的漏极端子连接在L=L3、 W=W3的P沟道型MOS晶体管TrlO的源 极端子上。MOS晶体管TrlO的栅极端子连j妻在第一偏压施加端子 VB1上,MOS晶体管TrlO的漏极端子连接在L=L4、 W=W4的P沟 道型MOS晶体管Trll的源极端子上,并且MOS晶体管Trll的栅极 端子连接在第二偏压施加端子VB2上,MOS晶体管Trll的漏极端子 连一姿在L=L4、 W=W4的P沟道型MOS晶体管Trl2的源极端子上。 MOS晶体管Trl2的栅极端子连接在第二偏压施加端子VB2上,MOS 晶体管Trl2的漏极端子连接在电流输出端子Iout2上。从电流输出端 子Iout2输出电流源3的电流值即2 LSB的电流。
由以共栅-共阴方式连接的4个(m=4) P沟道型MOS晶体管 Trl Tr4构成的第一电路Al 、以共4册-共阴方式连接的其他4个
(m=4 )P沟道型MOS晶体管Tr5 Tr8构成的第二电路Bl级联连接, 构成1LSB的电流源1。在该电流源1中,L=L3、 W=W3的P沟道型 MOS晶体管Trl的源极端子连接在电源VDD上,MOS晶体管Trl 的4册极端子连接在第一偏压施加端子VB1上,MOS晶体管Trl的漏 极端子连接在L=L3、 W=W3的P沟道型MOS晶体管Tr2的源极端 子上。MOS晶体管Tr2的栅极端子连接在第一偏压施加端子VB1上, MOS晶体管Tr2的漏极端子连接在L=L3、 W=W3的P沟道型MOS 晶体管Tr3的源极端子上,并且MOS晶体管Tr3的栅极端子连接在 第 一偏压施加端子VB1上,MOS晶体管Tr3的漏极端子连接在L=L3 、 W=W3的P沟道型MOS晶体管Tr4的源极端子上。MOS晶体管Tr4 的栅极端子连接在第一偏压施加端子VB1上,MOS晶体管Tr4漏极 端子连接在L=L4、 W二W4的P沟道型MOS晶体管Tr5的源极端子 上,并且MOS晶体管Tr5的栅极端子连接在第二偏压施加端子VB2 上,MOS晶体管Tr5的漏极端子连接在L=L4、 W=W4的P沟道型 MOS晶体管Tr6的源极端子上。MOS晶体管Tr6的栅极端子连接在 第二偏压施加端子VB2上,MOS晶体管Tr6的漏极端子连接在L二L4、 W=W4的P沟道型MOS晶体管Tr7的源极端子上,MOS晶体管Tr7 的栅极端子连接在第二偏压施加端子VB2上,MOS晶体管Tr7的漏
极端子连接在L=L4、 W=W4的P沟道型MOS晶体管Tr8的源极端 子上。MOS晶体管Tr8的栅极端子连接在第二偏压施加端子VB2上, MOS晶体管Tr8的漏极端子连接在电流输出端子Ioutl上。从电流输 出端子Ioutl输出电流源3的1/4电流值即1LSB的电流。
图2是图1的电流源的布局图。分别实现了图1所示的电流源
1 3。
图3是本实施例的D/A转换器的基本电路块的配置图。在图3 中,电路块4是构成图1的第一电路Al、 A2、 A4的MOS晶体管即 L=L3、 W=W3尺寸的多个P沟道型MOS晶体管形成的第一MOS晶 体管矩阵。由形成在该第一MOS晶体管矩阵4上的MOS晶体管构成 的所述第一电路A1、 A2、 A4分别决定自己的电流源1、 2、 3流出的 电流值。而电路块5是构成图1的第二电路Bl、 B2和B4的MOS晶 体管即L=L4、 W=W4的尺寸的多个P沟道型MOS晶体管构成的第 二 MOS晶体管矩阵。出于使恒流特性变得良好的目的,由形成在第 二MOS晶体管矩阵5中的MOS晶体管构成的所述第二电路B1、B2、 B4分别把自己的电流源1、 2、 3的输出阻抗设定得很高。
在图3中,电路块6是开关块,配置有图13的开关SW1、 SW2、 SW3-l SW3-63。电路块7是译码器等逻辑电^各。
在图1的电流源1 3中,L=L3、 W=W3尺寸的P沟道型MOS晶 体管配置在电路块4的部分上,L=L4、 W-W4尺寸的P沟道型MOS 晶体管配置在电路块5的部分上。
电路块4、 5分别以不产生间隙地包含虚i殳MOS晶体管-的形式整 齐地配置为完全的矩阵状。因此,具有如下优点能减少制造上的加 工精度引起的尺寸偏离,能形成统一特性的MOS晶体管。
此外,在本实施例中,作为电流源,并不需要I^L3、 W=W3的 尺寸的P沟道型MOS晶体管、L=L4、 W=W4的尺寸的P沟道型MOS 晶体管以外的MOS晶体管。而且,具有63个的4LSB的电流源3只 由2个MOS晶体管Trl3、 Trl4构成,所以构成在D/A转换器内设置 的65个电流源的晶体管的总数为[(4x l+2x i + i x63) x2]个二138
个,与图14所示的现有技术1中的电流源的总晶体管数(=510)相
比,能减少到l/3以下。因此,能有效缩小电流源全体的电路面积,
并能降低成本。
而且,晶体管矩阵4、 5是如上所述的小面积,所以能减小该矩 阵内的MOS晶体管全体的电流特性的面内倾斜。因此,各电流源相 互之间的统一性提高,能取得D/A转换器的转换特性的良好的线性。
来自电流源的输出电流值主要由L=L3、 W=W3的尺寸的P沟道 型MOS晶体管决定,但是在本块配置中,在更小的面积中配置L=L3、 W=W3的尺寸的MOS晶体管,所以还具有如下优点,即能降低 MOS晶体管的电流特性的面内分布引起的电流源的不统一性,能实 现D/A转换器的线性特性的提高。
如上所述,在本实施例中,能实现具有制造离差小、更统一、面 积d、的晶体管矩阵的电流驱动型D/A转换器。
(实施例2)
图4是本发明实施例2的D/A转换器的块配置图。
在图4中,谋求实施例1的D/A转换器标准离差的进一步降低, 在图3的电路块4的外周配置多个L=L3、 W=W3的尺寸的虛设MOS 晶体管8,同样,在图3的电路块5的外周配置L=L4、 W=W4的尺 寸的虚设MOS晶体管9。
在制造电路块(电流源矩阵)4、 5时,在其外周部分制造离差增 大,但是如图4那样,通过在外周配置虛设MOS晶体管,能降低电 流源矩阵4、 5的外周部分的通常MOS晶体管的制造离差,能谋求电 流源的统一性的进一 步提高。
如上所述,在本实施例中,能实现具有更统一的晶体管矩阵的电 流驱动型D/A转换器。 (实施例3 )
图5示出本发明的实施例3中内置于D/A转换器中的电流源的电 ^^结构。在本实施例中,用N沟道型MOS晶体管构成所述实施例1 所示的图1的电流源。
在图5中,电流源12是1LSB的电流源,电流源13是2LSB的 电流源,电流源14是4LSB的电流源。
由1个(m=l ) N沟道型MOS晶体管Tr28构成的第一电路A4、 由另一个(m=l ) N沟道型MOS晶体管Tr27构成的第二电路B4级 联连接,构成4LSB的电流源14。在该电流源14中,L=L3、 W=W3 的N沟道型MOS晶体管Tr28的源极端子连4妄在接地电源VSS上, MOS晶体管Tr28的4册极端子连接在第一偏压施加端子VBl上,MOS 晶体管Tr28的漏极端子连接在L=L4、 W=W4的N沟道型MOS晶体 管Tr27的源极端子上。MOS晶体管Tr27的栅极端子连接在第二偏压 施加端子VB2上,MOS晶体管Tr27的漏极端子连4妻在电流输出端子 Ioutl4上。乂人电流输出端子Ioutl4引入4LSB的电流。
由以共斥册-共阴方式连接的2个(m=2) N沟道型MOS晶体管 Tr26、 Tr25构成的第一电路A2、由以共4册-共阴方式连接的其他2 个(m=2) N沟道型MOS晶体管Tr24、 Tr23构成的第二电路B2级 联连接,构成2LSB的电流源13。在该电流源13中,L=L3、 W=W3 的N沟道型MOS晶体管Tr26的源极端子连4妄在接地电源VSS上, MOS晶体管Tr26的4册极端子连4妻在第一偏压施加端子VBl上,MOS 晶体管Tr26的漏极端子连接在L=L3、 W=W3的N沟道型MOS晶体 管Tr25的源极端子上。MOS晶体管Tr25的栅极端子连接在第一偏压 施加端子VBl上,MOS晶体管Tr25的漏极端子连接在L=L4、 W=W4 的N沟道型MOS晶体管Tr24的源极端子上,并且MOS晶体管Tr24 的栅极端子连接在第二偏压施加端子VB2上,MOS晶体管Tr24的漏 极端子连接在L=L4、 W二W4的N沟道型MOS晶体管Tr23的源极端 子上。MOS晶体管Tr23的栅极端子连接在第二偏压施加端子VB2 上,MOS晶体管Tr23的漏极端子连接在电流输出端子Ioutl3上。从 电流输出端子Iout13引入电流源14的一半的电流值即2LSB的电流。
由以共栅-共阴方式连接的4个(m=4) N沟道型MOS晶体管 Tr22 Trl 9构成的第 一 电路Al 、由以共栅-共阴方式连接的其他4个 (m二4)N沟道型MOS晶体管Trl8 Tr15构成的第二电路B1级联连
接,构成1LSB的电流源12。在该电流源12中,L=L3、 W=W3的N 沟道型MOS晶体管Tr22的源极端子连接在接地电源VSS上,MOS 晶体管Tr22的4册极端子连接在第一偏压施加端子VB1上,MOS晶体 管Tr22的漏极端子连接在L=L3、 W=W3的N沟道型MOS晶体管 Tr21的源极端子上。MOS晶体管Tr21的4册极端子连接在第一偏压施 加端子VB1上,MOS晶体管Tr21的漏极端子连接在L=L3、 W=W3 的N沟道型MOS晶体管Tr20的源极端子上,并且MOS晶体管Tr20 的栅极端子连接在第一偏压施加端子VB1上,MOS晶体管Tr20的漏 极端子连接在L=L3、 W=W3的N沟道型MOS晶体管Trl9的源极端 子上。MOS晶体管Trl9的栅极端子连接在第一偏压施加端子VB1 上,MOS晶体管Trl9的漏极端子连接在L=L4、 W=W4的N沟道型 MOS晶体管Trl8的源极端子上,并且MOS晶体管Trl8的^"极端子 连接在第二偏压施加端子VB2上,MOS晶体管Trl8漏极端子连4妄在 L=L4、 W=W4的N沟道型MOS晶体管Trl7的源极端子上。MOS晶 体管Trl7的栅极端子连接在第二偏压施加端子VB2上,MOS晶体管 Trl7的漏极端子连接在L=L4、 W=W4的N沟道型MOS晶体管Trl6 的源极端子上,MOS晶体管Trl6的斥册极端子连接在第二偏压施加端 子VB2上,MOS晶体管Trl6的漏极端子连接在L=L4、 W=W4的N 沟道型MOS晶体管Trl5的源极端子上。该MOS晶体管Trl5的栅极 端子连接在第二偏压施加端子VB2上,该MOS晶体管Trl5的漏极 端子连接在电流输出端子Ioutl2上。从电流输出端子Ioutl2引入电流 源14的1/4的电流值即1LSB的电流。
在本实施例中,电流源整齐地配置为完全的矩阵状,所以能降低 制造上的加工精度引起的尺寸离差,具有能形成统一的特性的MOS 晶 体管的优点。
此外,作为电流源,并不需要L二L3、 W=W3、 L二L4、 W=W4的 尺寸的N沟道型MOS晶体管以外的MOS晶体管,所以还具有能抑 制晶体管矩阵的尺寸的优,泉。
电流源电流取决于L=L3、 W=W3的尺寸的N沟道型MOS晶体
管,但是在本框图配置中,在更小的面积中配置L=L3、 W=W3的尺 寸的MOS晶体管,所以能降低MOS晶体管的电流特性的面内分布引 起的电流源的不统 一 性,具有能实现D/A转换器的线性特性的提高的优点。
如上所述,在本实施例中,能实现具有制造离差小、更统一、面 积小的晶体管矩阵的电流驱动型D/A转换器。 (实施例4)
图6表示本发明实施例4的D/A转换器的主要部分的电路结构。 本实施例中,除了示出所述实施例1的图1所示的3种电流源1 3之 外,还示出图13所示的偏压电^各104的内部结构。
在图6中,15表示所述图13所示的偏压电路104的一部分。该 偏压电路15是产生第一偏压的电路,在第一晶体管矩阵16内形成的 L=L3、 W=W3的P沟道型MOS晶体管(预定的晶体管)Tr29的源 极端子连接在电源VDD上,MOS晶体管Tr29的漏极端子连接在形 成于第二晶体管矩阵17内的L=L4、 W=W4的P沟道型MOS晶体管 Tr30的源才及端子上。该P沟道型MOS晶体管Tr30的4册极端子连接 在第二偏压施加端子VB2上,该MOS晶体管Tr30的漏才及端子连4妻 在所述第一晶体管矩阵16内形成的P沟道型MOS晶体管Tr29的栅 极端子上,并且与电流输出端子Ioutl5连接。而且,通过4巴电流输出 端子Ioutl5连接在电流源上,产生偏压VB1。偏压电路15中产生的 偏压VB1提供给晶体管矩阵内的各电流源,各电流源的电流值设定 为预定的值。
在本实施例中,偏压电路配置在晶体管矩阵内,所以具有能抑制 D/A转换器输出电流的标准离差,能以高精度实现的优点。
如上所述,在本实施例中,能实现输出电流精度高,制造离差和 面积小的电流驱动型D/A转换器。 (实施例5)
图7是表示本发明实施例5的D/A转换器中内置的电流源的布局 结构的图。在本实施例中,扩散层由2个MOS晶体管共享,谋求电
流源矩阵的小面积化。
在图7中,在1LSB的电流源1中,MOS晶体管Tr2的漏极端子 和MOS晶体管Tr3的源极端子共享扩散层。此外,MOS晶体管Trl 的源极端子以及MOS晶体管Tr4的漏极端子分别与虛设的P沟道型 MOS晶体管Tr96、 Tr97共享扩散层。
此外,在2LSB的电流源2中,MOS晶体管Tr9的源极端子以及 MOS晶体管TrlO的漏极端子分别与虚设的P沟道型MOS晶体管 Tr98、 Tr99共享扩散层。
18是4LSB的电流源,具有组合2个4LSB的电流源的布局结构。 L=L3、 W=W3的P沟道型MOS晶体管Tr45的源极端子连接在电源 VDD上,MOS晶体管Tr45的栅极端子连接在第一偏压施加端子VB1 上,MOS晶体管Tr45的漏极端子与L=L4、 W=W4的P沟道型MOS 晶体管Tr47的源极端子连接。该MOS晶体管Tr47的栅极端子连接 在第二偏压施加端子VB2上,该MOS晶体管Tr47的漏极端子连4妄 在电流输出端子lout 18上。从电流输出端子Ioutl 8输出4LSB的电流。 并且,L=L3、 W=W3的P沟道型MOS晶体管Tr46的源极端子连接 在电源VDD上,MOS晶体管Tr46的栅极端子连4妻在第一偏压施加 端子VB1上,MOS晶体管Tr46的漏极端子与L=L4、 W=W4的P沟 道型MOS晶体管Tr48的源极端子连接。该MOS晶体管Tr48的栅极 端子连接在第二偏压施加端子VB2上,该MOS晶体管Tr48的漏极 端子连接在电流输出端子Ioutl9上,从电流输出端子Ioutl9输出4LSB 的电流。
在电流源18中,MOS晶体管Tr45的源极端子和MOS晶体管 Tr46的源极端子共享扩散层。
在本实施例中,构成电流源矩阵的MOS晶体管共享作为源极端 子和漏极端子的扩散层,具有能实现更小的电流源矩阵的优点。在本 实施例中,说明构成第一 MOS晶体管矩阵的MOS晶体管的源极和漏 极端子的扩散层的共享化,但是并不局限于第一MOS晶体管矩阵。
在本实施例中,能实现具有面积更小的电流源矩阵的电流驱动型
D/A转换器。
(实施例6)
图8表示本发明实施例6的D/A转换器中内置的电流源的电路结 构图。在表示所述实施例1的图1中,关于3个电流源1 3,在第一 电路A1、 A2、 A4、与它对应的第二电路B1、 B2、 B4中,构成的晶 体管的个数为同一个数,但是在本实施例中,为不同的个数。
在图8中,电流源20是1LSB的电流源,电流源21是2LSB的 电流源,电流源22是4LSB的电流源。
以共有漏极端子的方式并联连接的2个(m=2) P沟道型MOS 晶体管Tr58、 Tr60构成的第一电路C4、 1个(n- m ) P沟道型MOS 晶体管Tr59构成的第二电^吝D4级联连4^, 乂人而构成4LSB的电流源 22。在电流源22中,源极端子均连4妻在电源VDD上,4册才及端子均连 接在第一偏压施加端子VB1上的L=L3、 W-W3的P沟道型MOS晶 体管Tr58、 Tr60的漏极端子连接在一起,并且连接在L=L4、 W=W4 的P沟道型MOS晶体管Tr59的源极端子上。此外,MOS晶体管Tr59 的^"极端子连接在第二偏压施加端子VB2上,MOS晶体管Tr59的漏 极端子连接在电流输出端子Iout22上。从电流输出端子Iout22输出 4LSB的电 流。
由1个P沟道型MOS晶体管Tr55构成的第一电^各C2、由以共 栅-共阴方式连接的2个(n=2) P沟道型MOS晶体管Tr56、 Tr57 构成的第二电路D2级联,构成2LSB的电流源21 。该电流源21, L=L3 、 W=W3的P沟道型MOS晶体管Tr55的源极端子连接在电源VDD上, MOS晶体管Tr55的栅极端子连接在第一偏压施加端子VBl上,MOS 晶体管Tr55的漏极端子连接在L=L4、 W=W4的P沟道型MOS晶体 管Tr56的源极端子上。MOS晶体管Tr56的栅极端子连接在第二偏压 施加端子VB2上,MOS晶体管Tr56的漏极端子连接在L=L4、 W=W4 的P沟道型MOS晶体管Tr57的源极端子上,并且MOS晶体管Tr57 的栅极端子连接在第二偏压施加端子VB2上,MOS晶体管Tr57的漏 极端子连接在电流输出端子Iout21上。从电流输出端子Iout21输出电
流值22的一半的电流值,即2LSB的电流。
由以共栅-共阴方式连接的2个P沟道型MOS晶体管Tr49、Tr50 构成的第一电路Cl、 4个(n-m=2)P沟道型MOS晶体管Tr51 Tr54 构成的第二电路Dl级联,构成1LSB的电流源20。在该电流源20 中,L=L3、 W=W3的P沟道型MOS晶体管Tr49的源极端子连接在 电源VDD上,MOS晶体管Tr49的栅极端子连接在第一偏压施加端 子VB1上,MOS晶体管Tr49的漏极端子连接在L=L3、 W=W3的P 沟道型MOS晶体管Tr50的源极端子上。MOS晶体管Tr50的栅极端 子连接在第一偏压施加端子VB1上,MOS晶体管Tr50的漏极端子连 接在I^L4、 W=W4的P沟道型MOS晶体管Tr51的源极端子上,并 且MOS晶体管Tr51的栅极端子连接在第二偏压施加端子VB2上, MOS晶体管Tr51的漏极端子连接在L=L4、 W=W4的P沟道型MOS 晶体管Tr52的源极端子上。该MOS晶体管Tr52的栅极端子连接在 第二偏压施加端子VB2上,该MOS晶体管Tr52的漏极端子连接在 L=L4、W=W4的P沟道型MOS晶体管Tr53的源才及端子上,并且MOS 晶体管Tr53的栅极端子连接在第二偏压施加端子VB2上,MOS晶体 管Tr53的漏极端子连接在L=L4、 W=W4的P沟道型MOS晶体管Tr54 的源极端子上。MOS晶体管Tr54的栅极端子连接在第二偏压施加端 子VB2上,MOS晶体管Tr54的漏极端子连接在电流输出端子Iout20 上。从电流输出端子1out20输出电流值22的1/4的电流值即1LSB的 电流。
另外,L=L3、 W=W3尺寸的MOS晶体管形成第一 MOS晶体管 矩阵,L=L4、 W二W4尺寸的MOS晶体管形成第二MOS晶体管矩阵。
在本实施例中,电流源整齐地配置为完全的矩阵状,所以具有如 下的优点能减少制造上的加工精度引起的尺寸标准离差,能形成统 一的特性的MOS晶体管。
电流源电流主要由L=L3、 W二W3尺寸的P沟道型MOS晶体管 决定,但是在本电路块配置中,在更小的面积中配置L=L3、 W=W3 尺寸的MOS晶体管,所以具有如下的优点,即能降低MOS晶体管 的电流特性的面内分布引起的电流源的不统一性,能实现D/A转换器 的线性特性的提高。
如上所述,在本实施例中,能实现具有制造离差小、更统一,面 积'J、的晶体管矩阵的电流驱动型D/A转换器。
(实施例6的变形例) 图9表示本发明的实施例6的变形例。
在所述的实施例6中,如图8所示,用1个MOS晶体管Tr55构 成2LSB的电流源21的第一电^各C2,但是用一个MOS晶体管构成 将电流值的输出阻抗设定得很高的第二电路。
即,在图9中,4LSB的电流源22,由L=L3、 W二W3尺寸的一个 P沟道型MOS晶体管Tr58构成第一电路C4,并且L^L4、 W=W4尺 寸的2个P沟道型MOS晶体管Tr59、 Tr60以共有源极端子和漏极端 子的方式并联,构成第二电路D4。此外,L=L3、 W^W3尺寸的2个 P沟道型MOS晶体管Tr55、 Tr56以共栅-共阴的方式连接,构成第 一电路C2,并且由L=L4、 W-W4尺寸的一个P沟道型MOS晶体管 Tr57构成第二电路D2。 1LSB的电流源20,中,L=L3、 W=W3的尺寸 的4个P沟道型MOS晶体管Tr49 Tr52以共4册-共阴的方式连接, 构成第一电路Cl,并且L二L4、 W^W4尺寸的2个P沟道型MOS晶 体管Tr53、 Tr54以共栅-共阴的方式连接,构成第二电路D1。
因此,在本变形例中,取得与实施例6同样的作用效果。
(实施例7)
图10表示本发明实施例7的D/A转换器中内置的电流源的电路 结构。在所述的实施例6中,如图8所示,用一个MOS晶体管Tr55 构成2LSB的电流源21的第一电路C2,但是在本实施例中,用一个 MOS晶体管Tr61构成1LSB的电流源23的第一电路C1。
即在图10中,电流源23是1LSB的电流源,电流源24是2LSB 的电流源,电流源25是4LSB的电流源。
由4个(m=4 ) P沟道型MOS晶体管Tr70、 Tr72 Tr74构成的第 一电路C4、由1个(n=l ) P沟道型MOS晶体管Tr71构成的第二电
路D4级联连接,构成所述4LSB的电流源25。在该电流源25中,源 极端子均连接在电源VDD上,栅极端子均连4妻在第一偏压施加端子 VB1上的L=L3、 W=W3的4个P沟道型MOS晶体管Tr70、 Tr72、 Tr73、 Tr74的漏极端子连接在一起,并且连接在L=L4、 W=W4的P 沟道型MOS晶体管Tr71的源极端子上。该MOS晶体管Tr71的栅极 端子连接在第二偏压施加端子VB2上,该MOS晶体管Tr71的漏极 端子连接在电流输出端子Iout25上。从电流输出端子Iout25输出4LSB 的电流。
以漏极端子公用的方式并联连接的2个(m=2) P沟道型MOS 晶体管Tr66、 Tr69构成的第一电路C2、以共栅-共阴方式连接的2 个(n=2 ) P沟道型MOS晶体管Tr67、 Tr68构成的第二电路D2级联 连4妻,构成2LSB的电流源24。在该电流源24中,源纟及端子均连才妄 在电源VDD上,4册极端子均连接在第一偏压施加端子VBl上的 L=L3、 W=W3的2个P沟道型MOS晶体管Tr66、 Tr69的漏才及端子 连4妻在一起,并且连接在L=L4、 W=W4的P沟道型MOS晶体管Tr67 的源极端子上。该MOS晶体管Tr67的栅才及端子连接在第二偏压施加 端子VB2上,该MOS晶体管Tr67的漏极端子连接在L=L4、 W=W4 的P沟道型MOS晶体管Tr68的源极端子上,该MOS晶体管Tr68 的栅4及端子连々妻在第二偏压施加端子VB2上,该MOS晶体管Tr68 的漏极端子连接在电流输出端子Iout24上。从电流输出端子Iout24 输出电流源25的一半的电流值即2LSB的电流。
由1个P沟道型MOS晶体管Tr61构成的第一电路Cl、以共斥册 -共阴方式连接的4个(n=4) P沟道型MOS晶体管Tr62 Tr65构成 的第二电路Dl级联连4妻,构成1LSB的电流源23。在该电流源23 中,L=L3、 W二W3的P沟道型MOS晶体管Tr61的源极端子连接在 电源VDD上,MOS晶体管Tr61的栅极端子连接在第一偏压施加端 子VBl上,MOS晶体管Tr61的漏极端子连接在L=L4、 W二W4的P 沟道型MOS晶体管Tr62的源极端子上。该MOS晶体管Tr62的栅极 端子连接在第二偏压施加端子VB2上,该MOS晶体管Tr62的漏极
端子连接在L=L4、 W=W4的P沟道型MOS晶体管Tr63的源极端子 上,并且该MOS晶体管Tr63的栅极端子连接在第二偏压施加端子 VB2上,该MOS晶体管Tr63的漏极端子连接在L=L4、 W=W4的P 沟道型MOS晶体管Tr64的源极端子上。该MOS晶体管Tr64的栅极 端子连接在第二偏压施加端子VB2上,该MOS晶体管Tr64的漏极 端子连接在L=L4、 W=W4的P沟道型MOS晶体管Tr65的源极端子 上,MOS晶体管Tr65的栅极端子连接在第二偏压施加端子VB2上, MOS晶体管Tr65的漏极端子连接在电流输出端子Iout23上。从电流 输出端子Iout23输出电流源25的1/4的电流值即1LSB的电流。
L=L3、 W-W3尺寸的MOS晶体管形成第一 MOS晶体管矩阵, L=L4、 W=W4的MOS晶体管形成第二 MOS晶体管矩阵。
在本实施例中,电流源整齐地配置为完全的矩阵状,所以具有如 下的优点,即能减少制造'上的加工精度引起的尺寸离差,能形成统 一的特性的MOS晶体管。
电流源电流取决于L=L3、 W=W3尺寸的MOS晶体管,但是在 本电路块配置中,在更小的面积中配置L=L3、 W=W3尺寸的MOS 晶体管,所以能降低MOS晶体管的电流特性的面内分布引起的电流 源的不统 一 性,具有能实现D/A转换器的线性特性的提高的优点。
如上所述,在本实施例中,能实现具有制造离差小、更统一、面 积d、的晶体管矩阵的电流驱动型D/A转换器。 (实施例7的变形例)
图11表示本发明的实施例7的变形例。
在所述的实施例7中,如图10所示,用1个MOS晶体管Tr61 构成1LSB的电流源23的第一电路Cl,但是在本实施例中,用一个 MOS晶体管构成第二电路Dl。
即在图11中,4LSB的电流源25,中,由L=L3、 W=W3尺寸的 一个P沟道型MOS晶体管Tr70、第一偏压施加端子VB1构成第一电 路C4,并且L^L4、W^W4尺寸的4个P沟道型MOS晶体管Tr71 Tr74 以/>用源极端子和漏极端子的方式并联连接,它们的栅4及端子都连接
在第二偏压施加端子VB2上,构成第二电路D4。此外,2LSB的电 流源24,中,L=L3、 W=W3尺寸的2个P沟道型MOS晶体管Tr66、 Tr67以共栅-共阴的方式连接,栅极端子都连接在第一偏压施加端子 VB1上,构成第一电路C2,并且L^L4、 W二W4尺寸的2个P沟道型 MOS晶体管Tr68、Tr69以/>用源极端子和漏才及端子的方式并联连4姿, 它们的栅极端子都连接在第二偏压施加端子VB2上,构成第二电^各 D2。 1LSB的电流源23,中,L=L3、 W=W3尺寸的4个P沟道型MOS 晶体管Tr61 Tr64以共栅-共阴的方式连接,它们的栅极端子都连接 在第一偏压施加端子VB1上,构成第一电路C1,并且由L=L4、W=W4 尺寸的1个P沟道型MOS晶体管Tr65、第二偏压施加端子VB2构成 第二电路D1。
因此,在本变形例中,也取得与实施例6同样的作用效果。 (实施例8)
图12是表示本发明实施例8的D/A转换器的电流源的电路结构 图。若概述本实施例,则采用不配置各电流源具有的第二电路结构, 该第二电路是指用于把恒流源的输出阻抗设定为很高的电路。
即在图12中,电流源29是1LSB的电流源,电流源30是2LSB 的电流源,电流源31是4LSB的电流源。
在电流源31中,L=L3、 W=W3的P沟道型MOS晶体管Tr95的 源极端子连接在电源VDD上,MOS晶体管Tr95的栅极端子连接在 第一偏压施加端子VBl上,MOS晶体管Tr95的漏才及端子连接在电流 输出端子Iout31上。从电流输出端子Iout31输出4LSB的电流。
在电流源30中,L=L3、 W二W3的P沟道型MOS晶体管Tr93的 源极端子连接在电源VDD上,MOS晶体管Tr93的斥册极端子连接在 第一偏压施加端子VBl上,MOS晶体管Tr93的漏极端子连接在 L=L3、 W=W3的P沟道型MOS晶体管Tr94的源才及端子上,该MOS 晶体管Tr94的栅极端子连接在第一偏压施加端子VBl上,该MOS 晶体管Tr94的漏极端子连接在电流输出端子Iout30上。从电流输出 端子Iout30输出电流源31的一半的电流值即2LSB的电流。
在电流源29中,L=L3、 W=W3的P沟道型MOS晶体管Tr89的 源极端子连接在电源VDD上,MOS晶体管Tr89的栅极端子连4妄在 第一偏压施加端子VB1上,MOS晶体管Tr89的漏极端子连4秦在 L二L3、 W=W3的P沟道型MOS晶体管Tr90的源极端子上。该MOS 晶体管Tr90的栅极端子连接在第一偏压施加端子VB1上,该MOS 晶体管Tr90的漏极端子连接在L=L3、 W=W3的P沟道型MOS晶体 管Tr91的源极端子上,该MOS晶体管Tr91的4册极端子连接在第一 偏压施加端子VB1上,该MOS晶体管Tr91的漏才及端子连接在L=L3、 W=W3的P沟道型MOS晶体管Tr92的源极端子上。该MOS晶体管 Tr92的栅极端子连接在第一偏压施加端子VB1上,该MOS晶体管 Tr92的漏极端子连接在电流输出端子Iout29上。从电流输出端子 1out29 4lT出电流源31的1/4的电流^直即1LSB的电流。
在本实施例中,作为电流源,并不需要L=L3、 W=W3尺寸的P 沟道型MOS晶体管以外的MOS晶体管,所以具有能把电流源矩阵抑 制在很小尺寸的优点。
此外,电流源整齐地配置为完全的矩阵状,所以具有如下优点, 即能减少制造上的加工精度引起的尺寸离差,能形成统一的特性的 MOS晶体管。
如上所述,在本实施例中,能实现具有制造离差小、更统一、面 积小的电流源矩阵的电流驱动型D/A转换器。
而且,在本实施例中,虽然使用了 8位(bit)的D/A转换器进行 说明,但本发明对于位数并没有特别的限制。
此外,在本实施例中,使用高位以温度计代码设计、低位用二进 制码设计的电流源进行了说明,但是本发明也可以应用于高位以温度 计代码设计、中位也以温度计代码设计、低位以二进制码设计的情况, 对于电流源结构并未特别限定。
此外,在以上的说明中,只对D/A转换器进行了说明,但是本发 明并不局限于该D/A转换器,当然也同样能应用于包含该D/A转换 器的半导体集成电路。
工业上的可利用性
综上所述,本发明既能有效地缩小在内部设置的电流源整体的电 路面积,又能谋求电流源矩阵面内的MOS晶体管全体的电流特性的
统一化,能使D/A转换特性的线性进一步提高,所以作为D/A转换 器和具有D/A转换器的半导体集成电路是有用的。
权利要求
1.一种D/A转换器,把数字信号转换为模拟信号,并且具有多个电流源,其特征在于在所述多个电流源中包含第一电路和第二电路级联连接的电流源;所述第一电路由m个第一尺寸的场效应晶体管以共栅-共阴方式连接而构成,且所述m个场效应晶体管的各栅极端子上共同施加有有第一偏压,其中m为2以上的整数;所述第二电路由m个第二尺寸的场效应晶体管以共栅-共阴方式连接而构成,且所述m个场效应晶体管的各栅极端子上共同施加有有第二偏压。
2. 根据权利要求1所述的D/A转换器,其特征在于所述第 一 尺寸的场效应晶体管和所述第二尺寸的场效应晶体管 由MOS晶体管构成。
3. 根据权利要求2所述的D/A转换器,其特征在于 所述MOS晶体管是P沟道型MOS晶体管。
4. 根据权利要求2所述的D/A转换器,其特征在于 所述MOS晶体管是N沟道型MOS晶体管。
5. 根据权利要求1所述的D/A转换器,其特征在于 具有1个以上的第一电路和第二电路级联连接的电流源; 所述电流源是输出电流值每次加权为1/2的二进制码电流源。
6. 根据权利要求1所述的D/A转换器,其特征在于所述第 一尺寸的场效应晶体管形成在第 一 晶体管矩阵的内部; 所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。
7. 根据权利要求6所述的D/A转换器,其特征在于 所述第一晶体管矩阵和所述第二晶体管矩阵分别具有配置在其外周的虚设晶体管。
8. 根据权利要求6所述的D/A转换器,其特征在于 形成在所述第 一 晶体管矩阵的内部的预定的晶体管的栅极端子 和形成在所述第二晶体管矩阵的内部的预定的晶体管的漏极端子连 接在一起,在该连接点生成的电压成为所述第一偏压。
9. 根据权利要求6所述的D/A转换器,其特征在于 在所述第一晶体管矩阵或所述第二晶体管矩阵中包含预定的2个P沟道型晶体管的源极端子彼此共有扩散层的图案;以及一个P沟道型晶体管的漏极端子和另 一 个P沟道型晶体管的源极 端子共有扩散层的图案。
10. —种D/A转换器,把数字信号转换为模拟信号,并且具有多 个电流源,其特征在于在所述多个电流源中包含第 一 电路和第二电路级联连接的电流源;所述第一电路由m个第一尺寸的场效应晶体管以共栅-共阴的 方式连接而构成,且所述m个场效应晶体管的栅极端子上共同施加有 有第一偏压,其中m为1以上的整数;所述第二电路由n个第二尺寸的场效应晶体管以共栅-共阴的方 式连接而构成,且所述n个场效应晶体管的各栅极端子上共同施加有 有第二偏压,其中n#m。
11. 根据权利要求IO所述的D/A转换器,其特征在于 所述第 一尺寸的场效应晶体管形成在第 一晶体管矩阵的内部; 所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。
12. —种D/A转换器,把数字信号转换为模拟信号,并且具有多 个电流源,其特征在于在所述多个电流源中包含第 一 电路和第二电路级联连接的电流源;所述第一电路由m个第一尺寸的场效应晶体管以共有漏极端子 的方式并联连接而构成,且所述m个场效应晶体管的各4册极端子上共 同施加有有第一偏压,其中m为2以上的整数;所述第二电路由1个第二尺寸的场效应晶体管构成,或者由n个 第二尺寸的场效应晶体管以共栅-共阴的方式构成,且所述1个或n个场效应晶体管的各栅极端子上共同施加有第二偏压,其中n^2。
13. 根据权利要求12所述的D/A转换器,其特征在于 所述第 一尺寸的场效应晶体管形成在第 一 晶体管矩阵的内部; 所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。
14. 一种D/A转换器,把数字信号转换为模拟信号,并且具有多 个电流源,其特征在于在所述多个电流源中包含由m个同一尺寸的场效应晶体管以共 栅-共阴方式连接而构成的电流源,其中m为2以上的整数; 所述m个场效应晶体管的栅极端子上共同施加有同 一 偏压。
15. —种半导体集成电路,其特征在于 具有权利要求1 14中的任意一项所述的D/A转换器。
全文摘要
在电流驱动型D/A转换器中,1LSB的电流源(1)、2LSB的电流源(2)是每次加权为1/2的二进制码的电流源,4LSB的电流源(3)是用温度计代码设计的同一结构的多个电流源中的一个。L=L3、W=W3的多个MOS晶体管以共栅-共阴方式连接,并且它们的栅极端子公用,从而构成决定各电流源1~3的恒流值的第一电路(A1)、(A2)、(A4)。对于把各电流源1~3的输出阻抗设定得很高的第二电路B1、B2、B4,其与第一电路(A1)、(A2)、(A4)级联连接,并且在其内部,L=L4、W=W4的多个MOS晶体管以共栅-共阴方式连接,并且它们的栅极端子公用。因此,能以更小面积构成,且能使电流源的电流特性更统一,使D/A转换特性的线性提高。
文档编号H03M1/74GK101180799SQ20058004983
公开日2008年5月14日 申请日期2005年10月31日 优先权日2005年5月20日
发明者生驹平治 申请人:松下电器产业株式会社