专利名称：高速率随机比特流的产生的利记博彩app
技术领域：
本发明涉及随机产生比特流。具体地说，本发明涉及产生高比特率(高于10千兆比特/秒)的比特流，特别适用于在任何类型的通信连接或网络上的高速传输。
背景技术：
图1非常示意性地以方框图示出了一个应用本发明的第一实例。它用来测试发射机(Tx)2与接收机(Rx)3之间的通信连接1。这个连接可以是一个电、光或微波链路。一些通信标准提供了标准化的对连接通信量的仿真测试。这样的测试用一个代替发射机2接上的专用测试设备(TEST-RNG)4执行。这个试验设备将一个伪随机比特序列PRBS发送到传输线上。在这种测试应用中，还可以直接测试电、光、无线电、光电或电光设备(例如，连接的接收机或时钟恢复单元)。伪随机比特序列例如由标准ITQ 0.151确定。
图2非常简化地以方框图例示了一个应用本发明的第二实例。这个恰当的例子是对传输进行扰码或编码，或者对信号特性进行平均，以便掩蔽发送数据或者平衡一个连接上的通信量。
图2示出了接到连接1上的发射机(Tx)2。发射机2包括一个处理数据D的数字电路(μTx)21，数据在对来自本机振荡器的载波OL进行可能的调制(调制器22)后通过发送放大器(LNA)23发送出去。扰码器或编码器24配置在电路21的输出端，元件22调制之前。扰码器(SCRAMB-RNG)旨在用一个伪随机比特序列修改发送的数据的特性。
本发明也适用于光传输。例如，可以将一个扰码器插入电光变换的上游，而本机振荡器是一个光源，例如一个激光器。
伪随机产生也用于纠错码应用、“码分多址”(CDMA)型传输、密码编码等。
图3示出了在上面所提到的应用中所用的产生这种伪随机比特序列(PRBS)的产生器的一个传统例子。这样的产生器基于采用环形连接的一些移位寄存器。一些触发器30(B1，Bi，Bn)串联在一起，即触发器B1的Q输出端接到第二个触发器的D数据输入端上，诸如此类，直到倒数第二个触发器的Q输出端接到第n个触发器的输入端D上。最后这个触发器Bn的输出端通过一个XOR型门31返接到第一个触发器的D输入端上，从而形成一个闭路。门31的第二输入端接到串联连接中的一个中间触发器Bi的输出端上。
触发器的数量取决于伪随机比特序列所希望的功率，即与得到一个0或一个1的概率有关的比特数。序列越长，触发器的数量n越大，所产生的PRBS序列的随机性就越好。实际上，序列长度等于2n-1。例如，用7个触发器，可以得到一个127比特的序列。
选择中间触发器在串联连接内的位置关系到得到一个n次不可约多项式，因此取决于级数。所产生的比特序列现在称为“m序列”，遵从以原始多项式特征的线性递归。例如，在Robert J.Mc Eliece的著作“计算机科学家和工程师的有限领域”(“Finite Field ForComputer Scientists And Engineers”，published by Kluwer AcademicPublishers in 1995)中揭示了这样的一些序列。
当前PRBS电信号产生器的缺点关系到高比特率应用即几十千兆比特/秒的应用。形成逻辑电路，特别是形成高速触发器，需要特别不经济的技术。在实践中，超过10到20千兆比特/秒，必须用一些与所希望的加速因子有关的具有一系列输入端(因此很复杂)的多路复用器来按照ETDM(电时分多路复用)技术将一些经移相的信号混合在一起。这种解决方案还需要并行地产生所有这些经移相的信号。
在光实现中，现在还没有能达到高于每秒48千兆比特的速率，除非使用数量上与所希望的加速因子有关的OTDM(光时分多路复用)型多路复用器。
发明内容
本发明旨在提供一种新颖的产生随机比特序列的技术，可以达到高的比特率。按照第一方面，本发明旨在减少用来产生这种比特流的电子器件。本发明特别是旨在能减少一个移位寄存器产生器的高速器件数目或者能使用一个简单的二输入端多路复用器。
本发明还旨在提供一种可与电子和/或光学产生兼容的解决方案。
文件US-A-4545024揭示了一种将一个经延迟的输出比特流与一个输入比特流组合在一起的随机数产生器。这两个比特流不是相同的。输出比特流的频率低于或等于输入比特流的频率。此外，这个文件不包括使用伪随机比特流。
为了实现这些及其他一些目的，本发明提供了一种将一个以比较低的第一时钟频率产生的伪随机输入比特流加速成一个以比较高的第二时钟频率的相同的输出比特流的方法，这种方法包括下列步骤采集输出比特流；将所采集的比特流延迟一个预定值(τ)；以及将经延迟的比特流与输入比特流组合在一起。
按照本发明的一个实施例，延迟τ选择成遵从以下关系τ＝2lT1-T0，其中，T1表示输入比特流的时钟周期，T0表示输出比特流的时钟周期，而l为一个设定抽取参数(decimation parameter)的整数。
按照本发明的一个实施例，延迟τ选择成满足以下关系τ＝(2k+1)*(2n-1)*T0，其中，k表示任何整数，而n表示随机序列的不可约多项式的次数。
按照本发明的一个实施例，数字k和l满足以下关系(2k+1)*(2n-1)+1＝p2l，其中，p为所希望的加速因子。
本发明还提供了一种将一个以比较低的第一频率产生的初始比特流加速成一个以比较高的第二频率的经加速的相同比特流的电路，这种电路包括一个具有接收初始比特流的第一输入端和提供经加速比特流的输出端的组合器，这个组合器的第二输入端通过一个延迟元件接到组合器的输出端上。
按照本发明的一个实施例，在组合器的输出端上接有一个以高频率工作的重新整形元件。
按照本发明的一个实施例，在原伪随机比特序列的产生器与组合器之间还配置了一个相移元件。
按照本发明的一个实施例，初始比特流由一个触发器产生器产生。
按照本发明的一个实施例，这种电路由光学和/或电子装置形成。
在以下结合附图对一些具体实施例的非限制性说明中将详细讨论本发明的以上这些及其他一些目的、特征和优点，在这些附图中图1至3前面已作了说明，用来示出当前技术现状和需解决的问题；图4非常示意性地以方框图示出了按照本发明所设计的提高随机比特流的速率的设备的实施例；图5例示了按照本发明所设计的速率提高设备的工作原理；以及图6非常示意性地以方框图例示了按照本发明所设计的高速产生器的实施例。
具体实施例方式
在不同的附图中同样的器件标了同样的标注数字。为了清晰起见，在附图中只是示出了理解本发明所必需的那些器件，以下将对这些器件进行说明。具体地说，在必需形成一些本来就已知的器件时就没有详细说明实际形成本发明所开发的电子电路的情况。此外，虽然本发明以下将就应用于电子设备的情况进行说明，但本发明也可应用于光、电光或光电子设备。
本发明的一个特征是产生一个以比所希望的时钟频率低的第一时钟频率的伪随机比特流，再将这个初始比特流与延迟了一个所希望的量的输出比特流组合，从而在输出端获得一个以较高频率的比特流。
将输出比特流与低速率产生的比特流重新组合而选择的延迟选择成对应于目标频率的总长度(2n-1)乘以高速率时钟周期再乘以任何奇整数。也就是说，用τ表示对输出比特流在与输入比特流组合前线路延迟引入的延迟，用n表示与目的随机序列相应的不可约多项式的次数，用T0表示高速率时钟周期，而用T1表示输入的低速率时钟周期，延迟就选择为τ＝(2k+1)*(2n-1)*T0其中，k表示任何整数，而(2n-1)对应于随机序列的比特数。
图4非常示意性地以方框图例示了按照本发明所设计的加速电路的实施例。这样的电路利用在它的输入端上的一个以比较低的第一频率的随机比特流PRBS(T1)来提供一个以比较高的频率的伪随机比特流PRBS(T0)。加速因子以下将标为p(p＝T1/T0)。组合器(COMB)40接收加在它的输入端上的低频率比特流和经延迟线41延迟了τ的输出比特流。
本发明的优点是，可以产生一个以比较低的速率的比特流，通过将这个比特流与经适当延迟后的同一个比特流组合在一起，得到一个以较高速率的伪随机比特序列。因此，可以用一个低速率的从而较经济的产生器来得到这个初始比特流PRBS(T1)。
按照本发明，必须高速操作的元件只是组合器40(以及可能要用的下游元件)。
本发明可以用一个逻辑门电路实现，条件是要将输入比特序列脉冲的占空比选择成使得高电平状态的持续时间短于或等于输出比特流的一个比特的持续时间，即时间T0。实际上，如果高电平状态的持续时间满足短于输出比特流的一个比特的持续时间的条件，就可以产生一个RZ(归零)型输出。如果高电平状态的持续时间(宽度)等于上面的比特时间，输出就是NRZ(不归零)型的。
图5例示了按照本发明所设计的加速器的工作原理。这个图以定时图的形式示出了一个初始比特流51和一个应用了本发明的加速方法得到的最终比特流52。在这里假设次数n＝3的不可约多项式为x3+x+1，得到的长度为2n-1＝7的初始比特流为A，B，C，D，E，F和G。线41引入的延迟选择成与2lT1-T0相对应，其中l＝2。
参数l与加速因子(p)有以下关系(2k+1)*(2n-1)+1＝p2l并确定了所选的抽取参数(2l)。有关选择这个参数的情况可以参考以上提到的Robert J.Mc Eliece的著作。
可以看到，在一段与延迟τ相应的时间结束后，在加速器的输出端上呈现的随机比特流52对应于一个频率为初始比特流的频率两倍的比特流。
此外，这两个比特流是相同的，即输出序列等于输入序列。例如，假设输入序列<ABCDEFG>等于<1110100>，可以看到输出序列<AEBFCGD>实际上等于<1110100>。
图5这个例子所示的是用于频率加倍的简化情况。然而，应注意的是数值p可以选择成给出一个为初始比特流二倍以上的比特流。需满足的条件只是延迟对应于时间T0的整数倍，即对应于值2lT1-T0，以得到一个与输入序列相同(除速率外)的、高电平状态脉冲的持续时间短于或等于T0的输出序列。
图6例示了按照本发明所设计的与伪随机比特流产生器关联的加速器的实施例。
产生器60是一个以由频率为f1的时钟信号控制的比较低的速率的被调制脉冲的产生器。这个产生器的输出发送到组合器(COMB)40的一个输入端E2，而组合器40的另一个输入端接收使从输出比特流(T0)收集的信号延迟τ的延迟线41的输出。比特流PRBS(T0)在实践中可以由一个负责对组合器40的以频率f0＞f1的输出整形的再生电路(REGEN)42提供。当然，频率f1和f0是同步的(例如，用电路(SYNCH)61同步)。
按照另一个实施例，用一个二输入多路复用器作为组合器(40)。低速率输入信号PRBS(T1)于是加到多路复用器的选择输入端上，而它的两个数据输入端分别接收延迟线(41)的输出和一个恒定的高电平。
应该注意的是，与传统的使用输入信号的延迟拷贝的ETDM或OTDM不同，本发明形成一个再循环环，其中在输出端上收集到的信号被延迟。
在实践中，组合器的输入端E1和E2必须接收同相的信号。例如，可以在产生器60与组合器40之间配置(或者在产生器60内集成)一个移相器型的元件(优选的是可调的)，对加到输入端E1和E2上的信号进行移相。
以上就电子电路实现的情况作了说明。然而，应该指出的是，本发明可以完全或部分用光学实现。例如，可以使用将一个几千兆比特/秒甚至几十千兆比特/秒的光源接到一个按照本发明所设计的加速器上的实现方式。这样一个加速器就电子方案来说可以通过用一个分离器将初始比特流分离出一个指定有所选延迟的路径来得到。
当然，本发明可以具有熟悉该技术的人员很容易想到的各种变型、改型和改进。特别是，根据以上所给出的功能说明，熟悉该技术的人员有能力用电子或光学技术实际形成实现本发明的延迟线。例如，在加速器电路内可以使用光学和/或电子技术(电控制的光调制器，与激光器关联的光电二极管，等等)。此外，采用本发明所产生的高比特率流是与所有的常规应用可兼容的。
权利要求
1.一种将一个以比较低的第一时钟频率(f1)产生的伪随机输入比特流(PRBS(T1))加速成一个以比较高的第二时钟频率(f0)的相同输出比特流(PRBS(T0))的方法，其特征在于包括采集输出比特流；将所采集的比特流延迟一个预定值(τ)；以及将经延迟的比特流与输入比特流组合在一起。
2.如权利要求1的方法，其中所述延迟τ选择成满足以下关系τ＝2lT1-T0，其中，T1表示输入比特流的时钟周期，T0表示输出比特流的时钟周期，和l为一个设定抽取参数的整数。
3.如权利要求1或2的方法，其中所述延迟τ选择成满足以下关系τ＝(2k+1)*(2n-1)*T0，其中，k表示任何整数，而n表示随机序列的不可约多项式的次数。
4.如权利要求2和3的方法，其中所述数字k和l满足以下关系(2k+1)*(2n-1)+1＝p2l，其中，p为所希望的加速因子。
5.一种将以比较低的第一频率(f1)产生的初始伪随机比特流(PRBS(T1))加速成以比较高的第二频率(f0)的经加速的相同比特流(PRBS(T0))的电路，包括一个具有接收初始比特流的第一输入端和提供经加速的比特流的输出端的组合器(40)，所述组合器的第二输入端通过一个延迟元件(41)被连接到所述组合器的输出端。
6.如权利要求5的电路，其中所述组合器的输出端被提供有一个以高频率工作的重新整形元件(42)。
7.如权利要求5或6的电路，其中在所述原始伪随机比特序列的产生器与组合器(42)之间还提供有一个移相元件。
8.如权利要求5至7中任一项的电路，其中所述初始比特流由一个触发器产生器产生。
9.如权利要求5至7中任一项的电路，由光学和/或电子装置形成。
10.如权利要求5至9中任一项的电路，其中所述延迟元件(41)施加的延迟通过实现权利要求2至4中任一项的方法来选择。
全文摘要
本发明揭示了一种通过对输出比特流进行采样、将所采得的比特流延迟一个预定值(τ)后与输入比特流组合在一起从而将一个以比较低的第一时钟频率产生的伪随机输入比特流(PRBS(T
文档编号H03K3/84GK1914804SQ200580003479
公开日2007年2月14日 申请日期2005年1月31日 优先权日2004年1月30日
发明者盖伊·G·奥宾 申请人:国家科学研究中心