专利名称：时间间隔计数器的a/d变换器的利记博彩app
技术领域：
本实用新型属于电子技术领域，具体涉及到时间间隔计数器的A/D变换器。
背景技术：
时间间隔计数器的主要功能是测量两个事件发生的先后时间差，通常指两个电信号到达的先后时间差，即时间间隔。这种测量在科学研究、国防建设、通信、目标定位、精确打击，导航等领域都得到了广泛地应用。并且随着科学技术的发展，人们对测量的性能要求也越来越高。
时间间隔计数器主要由通道、脉冲计数器、以及为了进一步提高测量精度的快速积分、放大和A/D变换器等部分电路组成。以前间间隔计数器使用的A/D变换器，由于设计、选型等方面的原因，A/D变换器存在速度慢、分辨率低和稳定性差等缺点。
发明内容
本实用新型所要解决的技术问题在于克服上述时间间隔计数器的A/D变换器的缺点，提供一种设计合理、结构简单、分辨率高、精度高、转换速度快的时间间隔计数器的A/D变换器。
解决上述技术问题所采用的技术方案是它包括A/D单元电路和单片计算机连接构成，A/D单元电路与单片计算机相连接。
本实用新型的A/D单元电路为集成电路U3的同向输入端接R2的一端、反向输入端接R3的一端、输出端接集成电路U1的43脚并通过R4和R3接模拟地、4脚接5v电源负极、5脚接C9的一端、7脚接5v电源正极，C7和C8的一端以及C9的另一端接5v电源负极，C7和C8另一端接模拟地，C5和C6的一端接5v电源正极、另一端接地，集成电路U1的2脚接R1的一端和C1、C2的一端以及通过线圈L1接5v电源正极，集成电路U1的19脚接C3和C4的一端以及R1的一端，C1～C4的另一端接模拟地，集成电路U1的13、18、8、5脚接5V电源正极，集成电路U1的37脚接2.5v电压基准，集成电路U1的39、36、1、30、4、20脚接模拟地，集成电路U1的14～17接数字地，集成电路U1的38、7、6、23、31～34脚接数字地，集成电路U1的29、22、21、35脚分别接单片计算机集成电路U2的14、17、9、15脚，C10的一端接5v电源正极、另一端接数字地。
本实用新型与目前现有的时间间隔计数器的A/D变换器相比，提高了时间测量的分辨率和精度以及速度，实现稳定多位快速的A/D变换，时间测量的分辨率达到了5ps，精度达到了1ns。本实用新型具有设计合理、结构简单、分辨率高、精度高、转换速度快、稳定等优点，可在时间间隔计数器上推广使用。
图1是本实用新型的电气原理方框图。
图2是本实用新型的电子线路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。
图1给出了本实用新型的电气原理方框图，参见图1。在图1中，本实用新型由A/D单元电路和单片计算机连接构成。A/D单元电路与单片计算机系统相连接，A/D单元电路将输入的模拟信号转换成数字信号，执行A/D变换，单片计算机控制A/D单元电路并接收其A/D变换结果。
在图2中，本实施例的A/D单元电路由集成电路U1、集成电路U3、R1～R4、C1～C9、线圈L1连接构成，其中R2、R3、R4、集成电路U3构成模拟信号的放大电路。集成电路U1的型号为AD7650，集成电路U3的型号为AD8021。集成电路U3的同向输入端接R2的一端、反向输入端接R3的一端、输出端接集成电路U1的43脚并通过R4和R3接模拟地、4脚接5v电源负极、5脚接C9的一端、7脚接5v电源正极，模拟信号由R2的另一端输入，经集成电路U3放大后从集成电路U1的43脚输入到集成电路U1，C7和C8的一端以及C9的另一端接5v电源负极，C7和C8另一端接模拟地，C5和C6的一端接5v电源正极、另一端接地。集成电路U1的2脚接R1的一端和C1、C2的一端以及通过线圈L1接5v电源正极，集成电路U1的19脚接C3和C4的一端以及R1的一端，C1～C4的另一端接模拟地，集成电路U1的13、18、8、5脚接5V电源正极，集成电路U1的37脚接2.5v电压基准，集成电路U1的39、36、1、30、4、20脚接模拟地，集成电路U1的14～17接数字地，集成电路U1的38、7、6、23、31～34脚接数字地，集成电路U1的29、22、21、35脚接单片计算机，C10的一端接5v电源正极、另一端接数字地。C1、C2、C3、C4、C5、C6、C7、C8、C10是滤波电容，C9是补偿电容。
本实施例的单片计算机由集成电路U2构成，集成电路U2的型号为89C52PGA。集成电路U2的9脚接集成电路U1的21脚、15脚接集成电路U1的35脚、14脚接集成电路U1的29脚、17脚接集成电路U1的22脚。集成电路U2的15脚输出A/D变换启动信号到集成电路U1的35脚。
本实用新型的工作原理如下模拟信号从R2的另一端输入，经R2、R3、R4、集成电路U3构成模拟信号的放大电路进行放大，从集成电路U1的43脚输入。经A/D变换后的数字信号从集成电路U1的21脚串行输出到集成电路U2的9脚，集成电路U1的22脚接收集成电路U2的17脚的串行时钟信号，集成电路U1的29脚输出A/D变换结束信号到集成电路U2的14脚，以通知集成电路U2读取A/D变换结果。集成电路U1的35脚接收集成电路U2的15脚输出的A/D变换启动信号。当需要执行A/D变换操作时，集成电路U2根据指令使其15脚从高电平变到低电平以启动A/D变换，A/D变换结束时集成电路U1的29脚从高电平变到低电平，以使集成电路U2进入中断状态，进入中断状态后集成电路U2从17脚发出读数据的连续16个时钟信号，并同时从25脚接收A/D变换数据。完成了一个完整的A/D变换。
权利要求1.一种时间间隔计数器的A/D变换器，其特征在于它包括A/D单元电路和单片计算机连接构成，A/D单元电路与单片计算机相连接。
2.按照权利要求1所述的时间间隔计数器的A/D变换器，其特征在于所说的A/D单元电路为集成电路U3的同向输入端接R2的一端、反向输入端接R3的一端、输出端接集成电路U1的43脚并通过R4和R3接模拟地、4脚接5v电源负极、5脚接C9的一端、7脚接5v电源正极，C7和C8的一端以及C9的另一端接5v电源负极，C7和C8另一端接模拟地，C5和C6的一端接5v电源正极、另一端接地，集成电路U1的2脚接R1的一端和C1、C2的一端以及通过线圈L1接5v电源正极，集成电路U1的19脚接C3和C4的一端以及R1的一端，C1～C4的另一端接模拟地，集成电路U1的13、18、8、5脚接5V电源正极，集成电路U1的37脚接2.5v电压基准，集成电路U1的39、36、1、30、4、20脚接模拟地，集成电路U1的14～17接数字地，集成电路U1的38、7、6、23、31～34脚接数字地，集成电路U1的29、22、21、35脚分别接单片计算机集成电路U2的14、17、9、15脚，C10的一端接5v电源正极、另一端接数字地。
专利摘要一种时间间隔计数器的A/D变换器，它包括A/D单元电路和单片计算机连接构成，A/D单元电路与单片计算机相连接。本实用新型与目前现有的时间间隔计数器的A/D变换器相比，提高了时间测量的分辨率和精度以及速度，实现稳定多位快速的A/D变换，时间测量的分辨率达到了5ps，精度达到了1ns。本实用新型具有设计合理、结构简单、分辨率高、精度高、转换速度快、稳定等优点，可在时间间隔计数器上推广使用。
文档编号H03M1/12GK2786870SQ20052007871
公开日2006年6月7日 申请日期2005年4月30日 优先权日2005年4月30日
发明者樊战友, 窦忠 申请人:中国科学院国家授时中心