专利名称：输入缓冲器和包括该输入缓冲器的半导体装置的利记博彩app
技术领域：
本发明涉及输入缓冲器，更具体地说，涉及产生预定信号类型的输出信号而不管至少一个输入信号的信号类型的输入缓冲器。
背景技术：
图1示出了包括传统的多端口/多媒体半导体装置150和电路块110的系统100。所述电路块110包括多个应用电路，例如音频输入电路111、视频输入电路115、数字媒体处理电路119、音频输出电路127，以及视频输出电路131。这些电路111、115、119、127和121可以作为单独的半导体芯片使用。
所述音频输入电路111、视频输入电路115、数字媒体处理电路119、音频输出电路127、视频输出电路131、以及多端口/多媒体半导体装置150的每个使用唯一的信号电平以与外部装置交换数据。信号电平的特征是由直流(DC)参考电平和DC参考电平的摆度(swing width)所定义的信号类型(下文中称为“参考电平和摆度”)。
传统的信号类型的例子包括晶体管-晶体管逻辑(TTL)电平、互补金属氧化物半导体装置(CMOS)电平、抽头串联收发器逻辑(stub seriestransceiver logic(SSTL))电平、内存总线信号逻辑(RSL)电平和微分内存总线信令(DRSL)电平。随着接口速度的增加，摆度在减小。
为了高速地输入和输出数据，音频输入电路111、视频输入电路115、数字媒体处理电路119、音频输出电路127、视频输出电路131、以及多端口/多媒体半导体装置150分别包括输入/输出(I/O)接口113、117、121、123和125。I/O接口113、117、121、123和125中的每一个均将输入信号的信号电平转换为相应应用电路处理的信号电平。I/O接口113、117、121、123和125中的每一个可以作为单独芯片使用。
例如，假设从视频输入电路115(处理视频信号Vin)输出的信号的信号电平(或信号系统)与半导体装置150中使用的不同。在这种情况下，作为视频输入电路115的发送电路的I/O接口117转换来自视频输入电路的信号幅度和信号电平。转换后的信号通过频道发送给半导体装置150。然后，半导体装置150的输入缓冲器151将通过频道输入的信号电平和信号的幅度转换为半导体装置150处理的电平和幅度。
相似地，音频输入电路111(处理音频信号Ain)的I/O接口113转换来自音频输入电路111的信号的电平和幅度。音频输入电路111的I/O接口113将这种转换后的信号发送给半导体装置150的输入缓冲器151。
数字媒体处理电路119通过I/O接口121、123和125与半导体装置150交换信号，所述I/O接口121、123和125为发送/接收电路。I/O接口121、123和125中的每一个均转换输入和输出的信号的电平和幅度。
所述音频输出电路127和视频输出电路131处理来自半导体装置150的输出缓冲器157的信号。该音频输出电路127和视频输出电路131也分别输出音频输出信号Aout和视频输出信号Vout。
在现有技术的方式中，使用不同信号电平的应用电路111、115、119、127和131以及半导体装置150需要附加芯片113、117、121、123、125、151、153、155和157用于互相连接以高速交换信号。随着与多端口/多媒体半导体装置150交换信号的应用电路的数量的增加，转换不同信号电平的接口芯片数量也增加，结果增加了整个系统的成本。
因此，在应用电路和半导体装置150之间交换信号期间，需要用于减少接口芯片数量的机制。
发明内容
因此，本发明的输入缓冲器产生预定信号类型(例如是CMOS摆动(swing)类型)的输出信号，而不管输入信号的信号类型。
在本发明的一个方面，所述输入缓冲器包括控制电路，根据至少一个输入信号类型产生第一控制信号。在本发明的一个示范性实施例中，至少一个输入信号的信号类型表示至少一个输入信号的参考电平和摆度。输入缓冲器还包括接收器，从至少一个输入信号和第一控制信号，产生至少一个预定信号类型的输出信号。
在本发明的另一方面，输入缓冲器还包括程序电路，用于产生表示至少一个输入信号的信号类型的第二控制信号。在这种情况下，控制电路接收第二控制信号，以从第二控制信号产生第一控制信号。
在本发明的一个示范性实施例中，程序电路包括多个熔丝。当至少一个输入信号的信号类型被编程到程序电路时，每个熔丝被切断或未被切断。
在本发明的另一实施例中，程序电路包括至少一个用于当至少一个输入信号的信号类型被编程到程序电路时，从MRS(模式寄存器组)信号产生并且存储第二控制信号的寄存器。
还是在本发明的另一实施例中，接收器包括多个电流源。每个电流源根据第一控制信号接通或断开，用于产生预定信号类型的输出信号。
在本发明的一个示范性实施例中，输出信号的预定信号类型是CMOS摆动类型。
在本发明的又一实施例中，控制电路包括偏压生成器，产生偏压；和驱动器，从偏压和由程序电路产生的第二控制信号产生第一控制信号。
在本发明的另一实施例中，输入缓冲器包括控制电路，产生表示输入信号的第一公共电压的控制信号。此外，输入缓冲器包括接收器，用于从输入信号和控制信号产生第二公共电压的输出信号。
在本发明的一个示范性实施例中，接收器包括差分放大器，从输入信号和控制信号产生输出信号。接收器还包括耦合到第一电压源和差分放大器的第一端子之间的第一组电流源。第一组电流源的每个根据控制信号而被断开或接通以向第一端子提供(source)电流。此外，接收器包括耦合到第二电压源和差分放大器的第二端子之间的第二组电流源。第二组电流源的每个根据控制信号而被接通或断开以从第二端子接收(sink)电流。
以这种方式，输入缓冲器产生预定信号类型(例如CMOS摆动类型)的输出信号，而不管输入信号的信号类型。因此，对于使用多个这种输入缓冲器的半导体装置，消除了与半导体装置通信的应用电路的接口电路，从而使功率消耗和布局区域最小化。
通过结合附图对本发明的示范性实施例进行详细描述，本发明的上述和其他特性和优点将会变得更加清楚，并且在其中
图1示出了包括传统多端口/多媒体半导体装置的系统；图2示出了包括根据本发明一实施例的多端口/多媒体半导体装置的系统；图3示出了根据本发明一实施例的图2中的模式控制电路的方框图；图4示出了根据本发明一实施例的图中3的驱动器的电路图；图5示出了根据本发明一实施例的图2中的接收器的电路图；图6是根据本发明另一实施例的多端口/多媒体半导体装置的方框图；图7是根据本发明一实施例使用熔丝的图2中的程序电路的方框图；并且图8是根据本发明另一实施例利用寄存器的图2中的程序电路的方框图。
为了描述的清楚在此绘制用于参考的图，当并没有必要按比例绘制。图1、2、3、4、5、6、7和8中具有相同参数标号的元件表示具有相同结构和/或功能的元件。
具体实施例方式
图2示出了包括根据本发明实施例的多端口/多媒体半导体装置230的系统200。参考图2，该系统200包括电路块210，电路块210具有与多端口/多媒体半导体装置230接口的应用电路。
该电路块210包括音频输入电路211、视频输入电路213、数字媒体处理电路215、音频输出电路217、以及视频输出电路219。在本发明的一个方面，这种应用电路211、213、215、217和219不需要与半导体装置230连接的附加芯片(例如，图1中所述的I/O接口113和117)。
音频输入电路211、视频输入电路213以及数字媒体处理电路215中的每个均产生至少一个相应信号。对于本发明的一个示范性实施例，假设音频输入电路211、视频输入电路213以及数字媒体处理电路215中的每个产生相应微分信号INx/INBx(x是对于每个应用电路211、213和215不同的自然数)。
例如，视频输入电路213接收并且处理视频信号Vin并且输出第一微分输入信号IN1/INB1到半导体装置230的第一输入缓冲器2401。同样，音频输入电路211接收并且处理音频信号Ain并且输出第二微分输入信号IN2/INB2到半导体装置230的第二输入缓冲器2402。
在图2的例子中，数字媒体处理电路215产生包括第三微分输入信号IN3/INB3到第m微分输入信号INm/INBm的多对微分输入信号，这里m为自然数。数字媒体处理电路215发送第三微分输入信号IN3/INB3到第m微分输入信号INm/INBm中的每个到半导体装置230的相应的第三到第m，2403、......和240m输入缓冲器的一个。数字媒体处理电路215处理的其它信号可以被输入到数字媒体处理电路215。
这样，微分输入信号IN1/INB1、IN2/INB2、IN3/INB3......和INm/INBm的每一个被发送给相应的一个输入缓冲器2401、2402、2403、......和240m。如表1所示的例子，第一至第m微分输入信号，IN1/INB1、IN2/INB2、IN3/INB3、......和INm/INBm的每一个是具有相应参考电平和相应摆度的相应的信号类型。
表1
根据表1的例子，第一微分输入信号IN1/INB1在1.50V和1.80V之间摆动，并且第m微分输入信号INm/INBm在0V和0.30V之间摆动。
在图2中的半导体装置230包括第一至第m输入缓冲器2401至240m和输出缓冲器2。对于描述本发明的技术特征不必须的电路在图中没有示出。
输入缓冲器2401、2402、2403、......和240m中的每个均接收相应的一个微分输入信号IN1/INB1、IN2/INB2、IN3/INB3、......INm/INBm，以产生相应的预定信号类型的输出信号，诸如具有CMOS摆动的信号类型。此外，输入缓冲器2401、2402、2403、......和240m中的每个均接收相应的程序控制信号。这种程序控制信号被编程到输入缓冲器2401、2402、2403、......和240m中的每个，这将在下文中进一步描述。
输入缓冲器2401、2402、2403、......和240m的每个均包括相应的一个模式程序电路3001、3002、3003、......和300m；相应的一个模式控制电路4001、4002、4003、......和400m；以及相应的一个接收器5001、5002、5003、......和500m，如图2所示。
每个模式程序电路3001、3002、3003、......和300m均接收输入到相应的一个接收器5001、5002、5003、......和500m的、指示相应输入信号的相应信号类型的相应模式程序信号。相应的模式程序信号表示对于相应信号类型的这种相应输入信号的相应DC参考电平和相应摆度。每个模式程序电路3001、3002、3003、......和300m从对于相应输入缓冲器2401、2402、2403、......和240m的每一个的相应模式程序信号，产生相应的第二控制信号REG<0:n-1>和REG<n:2n-1>。
在本发明的一个实施例中，相应的模式程序信号被编程到每个输入缓冲器2401、2402、2403、......和240m中。参考图7中的方框图，例如，第一模式程序电路3001包括一组2n个产生第二控制信号的比特REG1
、REG1[2]、......和REG1[2n-1]的熔丝电路701、702、......和72n。每个熔丝电路701、702、......和72n均包括相应的熔丝801、802、......和82n，被切断或未被切断的熔丝801、802、......和82n表示相应的一个控制信号比特REG1
、REG1[2]、......和REG1[2n-1]的逻辑电平。
这种熔丝电路的实施是电子领域的普通技术人员公知的。这样，相应的模式程序信号被编程到熔丝801、802、......和82n中，所述熔丝801、802、......和82n的切断或未切断表示与模式程序电路3001相对应的相应输入信号的信号类型。类似地，每个其他模式程序电路3002、3003、......和300m也包括相同的具有熔丝的熔丝电路，所述熔丝电路的切断或未切断表示与模式程序电路3002、3003、......和300m相对应的相应输入信号的信号类型。
换言之，例如参考图8中的方框图，第一模式程序电路3001包括寄存器901，用于在从MRS(模式寄存器组)信号表示该2n比特后，产生并存储第二控制信号REG1<0:2n-1>的2n比特。所述MRS信号可以由诸如主机系统的外部装置提供。类似地，每个其它模式程序电路3002、3003、......和300m也包括类似的寄存器，用于产生并且存储来自相应的MRS信号的相应第二控制信号。
响应于每个输入缓冲器中的相应第二控制信号REG<0:n-1>和REG<n:2n-1>，每个模式控制电路4001、4002、4003、......和400m均产生相应的第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb。例如，在每个模式控制电路中，由相应的第二控制信号REG<0:n-1>和REG<n:2n-1>确定每个相应的第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb的相应电压。
每个接收器5001、5002、5003、......和500m从相应的微分输入信号IN/INB和相应的第二控制信号REG<0:n-1>和REG<n:2n-1>产生预定信号类型的相应输出信号。在本发明的一个实施例中，对于每个接收器5001、5002、5003、......和500m的预定信号类型的相应输出信号是CMOS摆动类型的。
CMOS摆动信号类型对于电子领域的普通技术人员而言是公知的。这种信号类型适合用于半导体装置230来进行处理。因此，不管各个微分输入信号IN/INB的信号类型，每个接收器5001、5002、5003、......和500m均产生具有CMOS摆动的相应输出信号。
所述输出缓冲器2将由半导体装置230处理的信号输出到音频输出电路217和视频输出电路219。音频输出电路217和视频输出电路219处理从输出缓冲器2输出的信号并且分别产生音频输出信号Aout和视频输出信号Vout。
图3示出了图2的第一模式控制电路4001的方框图。在本发明的一个实施例中，每个其它的模式控制电路4002、4003、......和400m也以相同的方式实施。
参考图3，第一模式控制电路4001包括偏压生成器243和驱动器4100。所述偏压生成器243产生第一偏压Vppb、第二偏压Vnnb、第三偏压Vpb和第四偏压Vnb。每个偏压Vppb、Vnnb、Vpb、Vnb可以互不相同。例如，第一偏压Vppb为1.2V，第二偏压Vnnb为0.5V，第三偏压Vpb为1.0V，并且第四偏压Vnb为0.7V。
图4示出在本发明的一个示范性实施例中的包括多个反相器的图3的驱动器4100的示范性实现。该驱动器4100从偏压生成器243接收第一、第二、第三和第四偏压Vppb、Vnnb、Vpb和Vnb。此外，驱动器4100从第一模式程序电路3001接收第二控制信号REG1<0:2n-1>。
随后，驱动器4100从偏压Vppb、Vnnb、Vpb和Vnb以及第二控制信号REG1<0:2n-1>产生第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb。图4描述了在图4的多个反相器的输出节点401、403、......、405、411、413、......和415的第一控制信号Vppb<0:n-1>和Vnnb<0:n-1>的产生。在图4中，一个反相器被用于产生比特Vppb<0:n-1>和Vnnb<0:n-1>之一。第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb被发送给第一接收器5001的输入端。
每个其它模式控制电路4002、4003、......和400m也可以以与图3和4的第一模式控制电路4001相同的方式执行，以从偏压Vppb、Vnnb、Vpb和Vnb以及对于每个输入缓冲器2401、2402、2403、......和240m的相应第二控制信号REG1<0:2n-1>产生相应第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb。
图5是图2的第一接收器5001的电路图。在本发明的一个实施例中，每个其它接收器5002、5003、......和500m也可以相同的方式执行。
参考图5，PMOS晶体管505、507和509连接于电压源VDD和节点519之间。PMOS晶体管502连接于电压源VDD和节点517之间，并且PMOS晶体管511连接于电压源VDD和节点520之间。
当PMOS晶体管505的β率(例如，沟道长度和沟道宽度之比)是1(×1)时，PMOS晶体管507的β率是2(×2)，并且PMOS晶体管509的β率是4(×2)。这样，在本发明的一个实施例中，PMOS晶体管505、507和509的β率几何地增加。然而，为了本发明的目的，每个PMOS晶体管505、507和509的β率不限于此。
一个第一控制信号(Vppb<0>)被输入到每个PMOS晶体管502、505和511的栅极。另一个第一控制信号(Vppb<1>)被输入到PMOS晶体管507的栅极。另一个第一控制信号(Vppb<2>)被输入到PMOS晶体管509的栅极。
PMOS晶体管503被连接于节点519和节点537之间，并且一个微分输入信号IN(对于第一接收器5001的IN1)被输入到PMOS晶体管503的栅极。NMOS晶体管523连接于节点517和节点539之间，并且相同的一个微分输入信号IN(对于第一接收器5001的IN1)被输入到NMOS晶体管523的栅极。
PMOS晶体管513被连接到节点519和节点540之间，并且其它微分输入信号INB(对于第一接收器5001的INB1)被输入到PMOS晶体管513的栅极。NMOS晶体管533被连接到节点520和节点539之间，并且相同的微分输入信号(对于第一接收器5001的INB1)被输入到NMOS晶体管533的栅极。
PMOS晶体管501和NMOS晶体管521串联连接于节点517和节点537之间。PMOS晶体管515和NMOS晶体管535串联连接于节点520和节点540之间。
一个第一控制信号(Vpb)被输入到每个PMOS晶体管501和515，并且另一个第一控制信号(Vnb)被输入到每个NMO晶体管521和535的栅极。
NMOS晶体管522连接于节点537和地电压源VSS之间，并且NMOS晶体管531连接于节点540和地电压源VSS之间。每个NMOS晶体管525、527和529连接于节点539和地电压源VSS之间。
一个第一控制信号(Vnnb<0>)被输入到每个NMOS晶体管522、525和531的栅极。另一个第一控制信号(Vnnb<1>)被输入到NMOS晶体管527的栅极，并且另一个第一控制信号(Vnnb<2>)被输入到NMOS晶体管529的栅极。
在耦合PMOS晶体管515和NMOS晶体管535的节点处产生对于第一输入缓冲器2401的相应输出信号Vout1。在本发明的一个实施例中，输出信号Vout1在电压VDD和VSS之间摆动，以产生CMOS摆动类型的输出信号Vout1。然而，本发明可以使用其它任何电压代替VDD和/或VSS，使得输出信号Vout1为任何其它预定信号类型。
在本发明的一个实施例中，当NMOS晶体管525的β率是1(×1)时，NMOS晶体管527的β率是2(×2)并且NMOS晶体管529的β率是4(×2)。这样，在本发明的一个实施例中，NMOS晶体管525、527和529的β率几何地增加。然而，NMOS晶体管525、527和529的β率并不限于此。
在图5中，每个PMOS和NMOS晶体管505、507、509、525、527和529均为电流源。流过每个PMOS和NMOS晶体管505、507、509、525、527和529的电流的相应电平被耦合到这种晶体管栅极的相应的一个第一控制信号Vppb<0>、Vppb<1>、Vppb<2>、Vnnb<0>、Vnnb<1>、Vnnb<2>所控制。通过控制流过每个PMOS和NMOS晶体管505、507、509、525、527和529的电流的电平，调节第一接收器5001的共模电平(common-mode level)。
以这种方式，第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb表示信号类型和因此到接收器5001的微分输入信号IN/INB的第一共模电压。接收器5001使用所述第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb，以从输入信号IN/INB和所述第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb产生具有CMOS摆动类型(或任何其它预定信号类型)的第二共模电压的输出信号Vout1。
每个其它的接收器5002、5003、......和500m也可以以和图5的第一接收5001相同的方式实施，以从相应输入信号IN/INB和每个输入缓冲器2401、2402、2402、......和240m的相应第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb产生相应输出信号Vout。
图6是根据本发明的另一实施例的多端口/多媒体半导体装置230的方框图。参考图2和6，多端口/多媒体半导体装置230包括第一至第m输入缓冲器2401、2402、2403、......和240m和偏压生成器245。图6的偏压生成器245产生多个在第一至第m输入缓冲器2401、2402、2403、......和240m之间共享的偏压Vppb、Vnnb、Vpb和Vnb。
每个输入缓冲器2401、2402、2403、......和240m包括寄存器3001’、3002’、3003’、......和300m’的相应的一个；驱动器4001’、4002’、4003’、......和400m’的相应的一个；以及接收器5001、5002、5003、......和500m的相应的一个。
每个寄存器3001’、3002’、3003’、......和300m’接收相应的一个程序控制信号MRS1、MRS2、MRS3、......和MRSm，以产生相应的一组第二控制信号REG1<0:2n-1>、REG2<0:2n-1>、REG3<0:2n-1>、......和REGm<0:2n-1>。每个程序控制信号MRS1、MRS2、MRS3、......和MRSm可以是MRS(模式寄存器组)信号或数字控制信号。
在本发明的一个实施例中，以与图4的驱动器4100类似的方式实现每个驱动器4001’、4002’、4003’、......和400m’。每个驱动器4001’、4002’、4003’、......和400m’接收相应的一组第二控制信号REG1<0:2n-1>和来自偏压生成器245的偏压Vppb、Vnnb、Vpb和Vnb。利用所述信号，每个驱动器4001’、4002’、4003’、......和400m’为每个输入缓冲器2401、2402、2403、......和240m产生相应的一组第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb。
在本发明的一个实施例中，以与图5的接收器5001类似的方式实现图6的每个接收器5001、5002、5003、......和500m。因此，每个接收器5001、5002、5003、......和500m接收相应微分输入信号IN/INB以及控制接收器中的电流源的相应的一组第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb，以产生CMOS摆动类型(或其它任何预定信号类型)的相应输出信号Vout。结果，不管输入到每个输入缓冲器2401、2402、2403、......和240m的微分输入信号的信号类型，接收器5001、5002、5003、......和500m的每个输出信号Vout均为预定信号类型(例如CMOS摆动类型)。
每个输出信号Vout1、Vout2、Vout3、......和Voutm均被输入到与发送给多端口/多媒体半导体装置230的系统时钟信号同步的锁存器(未示出)。
当对于微分输入信号IN/INB的每个不同信号类型的表达式“2n-1”中的“n”为3时，表2描述了第二控制信号REG<0:5>的逻辑状态。这里，“L”表示逻辑低，“H”表示逻辑高。
表2
参考表1和2，以及图2至5，例如假设第一输入信号IN1/INB1为TMDS信号类型，具有1.65的DC参考电平和±150mV摆度。半导体装置230的制造商从说明书中确定所述第一输入信号IN1/INB1的信号类型。
在这种情况下，第一模式程序电路3001根据第一输入信号IN1/INB1的所述摆度和DC参考电平而被编程。用于编程第一模式程序电路3001的程序控制信号可以从半导体装置230的外部源输入。MRS信号可以用于程序控制信号。换言之，通过切断或不切断多个熔丝的每个可以编程第一模式程序电路3001。
当输入信号IN/INB为TMDS信号类型时，第一模式程序电路3001产生具有表2中表示的逻辑状态的第二控制信号REG<0:5>。驱动器4100根据第二控制信号REG<0:5>的逻辑表达，产生第一控制信号Vppb<0:2>和Vnnb<0:2>。
在本发明的一个实施例中，第一模式程序电路3001或第一模式控制电路4001产生偏压Vpb和Vnb并且输出偏压Vpb和Vnb到第一接收器5001。第一接收器5001接收第一输入信号IN1/INB1和第一控制信号Vppb<0:2>、Vnnb<0:2>、Vpb和Vnb，并且产生在电压电平VDD和VSS之间摆动(例如，对于CMOS摆动)的第一输出信号Vout1。
另一例子，假设第一输入信号IN1/INB1为RSL信号类型，具有1.4的DC参考电平和±400mV的摆度。在这种情况下，第一模式程序电路3001根据第一输入信号IN1/INB1的所述摆度和DC参考电平而被编程。因此，第一模式程序电路产生表示输入信号IN1/INB1的信号类型的第二控制信号REG<0:5>。
此后，第一模式控制电路4001响应于第二控制信号REG<0:5>产生第一控制信号Vppb<0:2>、Vnnb<0:2>、Vpb和Vnb，并发送第一控制信号Vppb<0:2>、Vnnb<0:2>、Vpb和Vnb给第一接收器5001。第一接收器5001接收第一输入信号IN1/INB1和第一控制信号Vppb<0:2>、Vnnb<0:2>、Vpb和Vnb，以产生也在电压电平VDD和VSS之间摆动(例如，对于CMOS摆动)的第一输出信号Vout1。
类似地，当第一输入信号IN1/INB1是SSTL信号类型或LVDS信号类型时，本领域的技术人员应该理解第一输入缓冲器2401的操作。
第一至第m输入缓冲器2401至240m的示范性操作将参考表1和2以及图4和6进行描述。例如，假设第一输入信号IN1/INB1为TMDS信号类型，第二输入信号IN2/INB2为RSL信号类型，第三输入信号IN3/INB3为SSTL信号类型，并且第m输入信号INm/INBm为LVDS信号类型。
在这种情况下，根据由相应的一个程序控制信号MRS1至MRSm表示的相应输入信号IN/INB的相应信号类型的相应摆度和DC参考电平，每个寄存器3001’至300m’被编程。此外，每个寄存器3001’至300m’输出表示相应输入信号IN/INB的信号类型的相应一组第二控制信号REG<0:2n-1>。
每个驱动器4001’至400m’接收相应一组第二控制信号REG<0:2n-1>和偏压Vppb、Vnnb、Vpb和Vnb，以产生相应一组第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb。相应一组第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb表示信号类型和到每个接收器5001至500m的微分输入信号IN/INB的第一共模电压。不管微分输入信号IN/INB的信号类型，每个接收器5001至500m使用这种第一控制信号Vppb<0:n-1>、Vnnb<0:n-1>、Vpb和Vnb，以产生预定信号类型(例如CMOS摆动类型)的相应输出信号Vout。
以这种方式，不管相应输入信号IN/INB的信号类型，每个输入缓冲器2401、2402、2403、......和240m均产生预定信号类型(例如CMOS摆动类型)的相应输出信号Vout。因此，参考图1和2，消除了使用本发明的输入缓冲器2401、2402、2403、......和240m与半导体装置230通信的应用电路的接口电路，从而使功率消耗和布局区域最小化。
尽管本发明是参照其示范性的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种修改。
权利要求
1.一种输入缓冲器，包括控制电路，根据至少一个输入信号的信号类型产生第一控制信号；以及接收器，从至少一个输入信号和第一控制信号，产生至少一个预定信号类型的输出信号。
2.如权利要求1所述的输入缓冲器，还包括程序电路，用于产生表示至少一个输入信号的信号类型的第二控制信号，其中控制电路接收第二控制信号，以从第二控制信号产生第一控制信号。
3.如权利要求2所述的输入缓冲器，其中程序电路包括多个熔丝，当向程序电路编程至少一个输入信号的信号类型时，每个熔丝被切断或未被切断。
4.如权利要求2所述的输入缓冲器，其中程序电路包括至少一个寄存器，用于当向程序电路编程至少一个输入信号的信号类型时，从MRS(模式寄存器组)信号产生并且存储第二控制信号。
5.如权利要求1所述的输入缓冲器，其中至少一个输入信号的信号类型表示至少一个输入信号的参考电平和摆度。
6.如权利要求1所述的输入缓冲器，其中接收器包括多个电流源，每个电流源根据用于产生预定信号类型的输出信号的第一控制信号而被接通或断开。
7.如权利要求1所述的输入缓冲器，其中输出信号的预定信号类型是CMOS摆动类型。
8.如权利要求1所述的输入缓冲器，其中所述控制电路包括偏压生成器，产生偏压；以及驱动器，从偏压和第二控制信号产生第一控制信号。
9.如权利要求8所述的输入缓冲器，还包括程序电路，用于产生表示至少一个输入信号的信号类型的第二控制信号。
10.一种半导体装置，包括多个输入缓冲器，每个输入缓冲器包括相应控制电路，根据至少一个相应输入信号的相应信号类型产生相应第一控制信号；并且相应接收器，从至少一个相应输入信号和相应第一控制信号产生预定信号类型的至少一个相应输出信号。
11.如权利要求10所述的半导体装置，其中每个输入缓冲器还包括相应程序电路，用于产生表示至少一个相应输入信号的相应信号类型的相应第二控制信号，其中相应控制电路接收相应第二控制信号，以从相应第二控制信号产生相应第一控制信号。
12.如权利要求11所述的半导体装置，其中相应程序电路包括多个熔丝，当将至少一个相应输入信号的相应信号类型编程到相应程序电路时，每个熔丝被切断或未被切断。
13.如权利要求11所述的半导体装置，其中相应程序电路包括至少一个寄存器，用于当将至少一个相应输入信号的相应信号类型编程到相应程序电路时，从MRS(模式寄存器组)信号产生并存储相应第二控制信号。
14.如权利要求10所述的半导体装置，其中至少一个相应输入信号的相应信号类型表示至少一个相应输入信号的参考电平和摆度。
15.如权利要求10所述的半导体装置，其中相应接收器包括多个电流源，每个电流源根据用于产生预定信号类型的相应输出信号的相应第一控制信号而被接通或断开。
16.如权利要求10所述的半导体装置，其中每个相应输出信号的预定信号类型是CMOS摆动类型。
17.如权利要求10所述的半导体装置，还包括偏压生成器，产生偏压；并且其中相应控制电路包括相应驱动器，从偏压和相应第二控制信号产生相应第一控制信号。
18.如权利要求17所述的半导体装置，其中每个输入缓冲器还包括相应程序电路，用于产生表示至少一个相应输入信号的相应信号类型的相应第二控制信号。
19.如权利要求17所述的半导体装置，其中半导体装置是多端口/多媒体半导体装置，该半导体装置具有用于从相应应用电路接收至少一个相应输入信号的每个输入缓冲器。
20.一种输入缓冲器，包括控制电路，产生表示输入信号的第一公共电压的控制信号；以及接收器，用于从输入信号和控制信号产生第二公共电压的输出信号。
21.如权利要求20所述的输入缓冲器，其中接收器包括差分放大器，从输入信号和控制信号产生输出信号；耦合于第一电压源和差分放大器的第一端子之间的第一组电流源，第一组电流源的每个根据控制信号而被断开或接通以向第一端子提供电流；以及耦合于第二电压源和差分放大器的第二端子之间的第二组电流源，第二组电流源的每个根据控制信号而被断开或接通以从第二端子接收电流。
全文摘要
一种输入缓冲器，包括根据至少一个输入信号的信号类型产生第一控制信号的控制电路。该输入缓冲器还包括接收器，从至少一个输入信号和第一控制信号产生至少一个预定信号类型的输出信号。因此，对于使用了多个所述输入缓冲器的半导体装置，消除了与半导体装置通信的应用电路的接口电路，从而使功率消耗和布局区域最小化。
文档编号H03K19/173GK1630191SQ20041010215
公开日2005年6月22日 申请日期2004年12月20日 优先权日2003年12月20日
发明者金晋贤 申请人:三星电子株式会社