专利名称：低压重置电路的利记博彩app
技术领域：
本发明是有关于一种重置信号产生电路，且特别是有关于一种低压重置电路。
背景技术：
在设计电子电路时，往往会加入重置(reset)机制在电路中，以使所设计的电子电路在需要时得以回复为初始状态。尤其在对电子电路开启电源(开机)的初时，电路中各组件(例如缓存器)处于不确定状态，此时即需要重置此电路，以将电路中各组件设定为初始状态。
因此，必须设计一个电路用以在开机初时产生重置信号，好让所有电子电路的状态设定为初始状态。图1A是传统电源开启重置电路。请参照图1A，在尚未开启电源时，电容112上所储存的电荷将经由电阻111而放电。因此，当开启电源的初时，N型晶体管114为截止状态，所以图1A的电源开启重置电路可以经由提升电阻113与缓冲器115产生高电位的重置信号RST。然后，经由电阻110提供一电流而对电容112充电，直到晶体管的栅极电压超过其临界电压，此时晶体管114转为导通状态。因此将由晶体管114使重置信号RST禁能。
在公元2001年10月11日，美国专利公开号US 2001/0028263A1“Power on reset circuit”中公开了一种电源开启重置电路，如图1B所示。在电源开启重置电路120中，将经过晶体管121的电流分流至电容123与晶体管122，因此得以延长电容123的充电时间。最后，使得电容123的充电电位可以让反相器124转态，以产生电源开启重置的效果。然而，流经晶体管122的电流必须较准确地控制，电流太小则不足以保持重置信号足够时间，电流太大则可能使电容根本无法充电到使反相器124转态的位准，另外，充放电的过程需消耗较多的电流。
图1C是美国专利号6388479“Oscillator based power-on-resetcircuit”(公元2002年5月14日)中所公开的一种电源开启重置电路。请参照图1C，在电源开启重置电路130中，由振荡电路131所输出的时脉信号直接经过晶体管132与电容133低通滤波，以影响储存于电容133的电位。当电容133的电位到达反相器134的转态临界点时，即可产生电源开启重置的效果。然而，晶体管132的导通电阻与电容133的RC时间常数需大于振荡电路131所输出时脉信号的脉波宽度，否则无法达到重置的动作。况且，电源开启重置电路130所输出的重置信号RST会有振荡现象。
图1D是美国专利号5386152“Power-on reset circuit responsiveto a clock signal”(公元1995年1月31日)中所公开的一种电源开启重置电路。请参照图1D，在电源开启重置电路140中，由于取得充放电信号是利用时钟放大器的正负源触发微分器，所以需要有二极管保护电路，不至于有过大的逆向信号反向由接地线进入电路。因此这种电路容易透过基体(substrate)引起不必要的干扰信号，而且会有低于地电压的信号产生。况且，电源开启重置电路130所输出的重置信号RST亦有振荡现象。
然而，当电源电压VDD因为某种原因而降压(非关闭电源)时，系统往往会因为电压过低而导致不可预期的状态发生。当电源电压VDD回复正常工作电压后，系统将因其内部信号错乱而无法正常工作。因此必须在电源电压VDD从莫名降压回复到正常工作电压后，使电源开启重置电路适时发出重置信号，以使系统重置激活状态。前述诸现有技术大多无法在电源电压降压且回复到正常工作电压时重新发出重置信号。
发明内容
本发明的目的就是在于提供一种低压重置电路，用以当电源电压降低至预定准位以下时提供一条电性路径，使电源开启重置电路中的电容装置进行放/充电以回复其初始状态，进而于电源电压回复到正常工作电压后，便于让电源开启重置电路适时重新发出重置信号，以使系统重置激活状态。
本发明提出一种低压重置电路，接收电源开启重置电路所输出的重置信号以及电源开启重置电路中电容装置的储存电压，用以当电源电压降低至预定准位以下时提供电性路径，使电容装置进行放/充电以回复其初始状态。其中，电源开启重置电路用以于电源开启初时产生重置信号。此低压重置电路包括第一晶体管、第二晶体管、受控开关以及箝位电路。第一晶体管的栅极接收重置信号，其第一源/漏极接收储存电压。第二晶体管的栅极接收电源电压，其第一源/漏极耦接第一晶体管的第二源/漏极，第二晶体管的第二源/漏极的电压为控制电压。受控开关的第一连接端接收储存电压，其第二连接端耦接至固定电压，用以依照控制电压以决定是否将其第一连接端与第二连接端相互耦接。箝位电路的第一端耦接第二晶体管的第二源/漏极，箝位电路的第二端耦接固定电压。
依照本发明的优选实施例所述低压重置电路，上述的低压重置电路，还还包括缓冲器。此缓冲器耦接于第二晶体管的第二源/漏极与受控开关之间，用以接收控制电压并且输出控制电压至受控开关。
本发明因经由受控开关提供一条电性路径，因此当电源电压降低至预定准位以下时，使电源开启重置电路中的电容装置经由该电性路径进行放/充电以回复其初始状态，以便于电源电压回复到正常工作电压后，让电源开启重置电路适时重新发出重置信号，而使系统重置激活状态。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文结合附图对本发明的优选实施例进行详细说明。
图1A是传统电源开启重置电路；图1B是美国专利公告号2001/0028263中公开的电源开启重置电路；
图1C是美国专利号6388479“Oscillator based power-on-resetcircuit“中所公开的一种电源开启重置电路；图1D是美国专利号5386152“Power-on reset circuit responsiveto a clock signal“中所公开的一种电源开启重置电路；图2是依照本发明优选实施例所绘示的一种低压重置电路图；图3是依照本发明优选实施例所绘示的一种电源开启重置电路图；图4是依照本发明优选实施例所绘示的另一种电源开启重置电路图；图5是图4中电源开启重置电路的仿真信号时序图；图6是图4中电源开启重置电路于电源突然暂时降压的情况下的仿真信号时序图。
主要附图标记说明110、111、113电阻112、123、133、211、C1～C3电容114、122、132N型晶体管115、221、361、461缓冲器120、130、140、210电源开启重置电路121P型晶体管124、134、451～453反相器131振荡电路212、342电容的储存电压220、360低压重置电路222、333、362、433、462箝位电路223、224、331控制信号310、410时脉源320、420受控开关330、430调整电路332整波电路340、440充放电单元
350、450输出电路CLK时脉信号RST重置信号RSTB反相的重置电压T1～T9晶体管VDD系统电压具体实施方式
一般电源开启重置电路内部均有电容装置，大部分的电源开启重置电路的操作是将电容装置从低电压的初始状态充电至高电压，但也有可能将电源开启重置电路设计成为把其中电容装置从高电压的初始状态放电至低电压，而藉由其内部电容装置的充/放电所需时间而达到延迟重置信号的目的。
然而，当电源电压VDD因为某种原因而降压(非关闭电源)时，系统往往会因为电压过低而导致不可预期的状态发生。当电源电压VDD回复正常工作电压后，系统将因其内部信号错乱而无法正常工作。因此必须在电源电压VDD从莫名降压回复到正常工作电压后，使电源开启重置电路适时发出重置信号，以使系统重置激活状态。
图2是依照本发明优选实施例所绘示的一种低压重置电路图。请参照图2，图中电源开启重置电路210可以是在其内部具有电容装置211的各种电源开启重置电路。电源开启重置电路210用以在开启电源的初时输出重置信号RST。
低压重置电路220接收电源开启重置电路210所输出的重置信号RST以及电源开启重置电路210中电容装置211的储存电压212。在本实施例中，低压重置电路220包括P型晶体管T1与T2、缓冲器221、受控开关T3以及箝位电路222。晶体管T1的栅极接收重置信号RST，其源极接收储存电压212。晶体管T2的栅极接收电源电压VDD，晶体管T2的源极耦接晶体管T1的漏极，而晶体管T2的漏极电压即为控制电压223。
缓冲器221接收控制电压223并且输出控制电压224至受控开关T3。受控开关T3的第一连接端接收储存电压212，其第二连接端接地，用以依照控制电压224以决定是否将其第一连接端与第二连接端相互耦接。箝位电路222的第一端耦接晶体管T2的漏极，箝位电路222的第二端接地。在此假设当电源开启的初时，重置信号RST为high，因此晶体管T1处于截止状态。
随着对电容装置211充电的过程，当储存电压212达到临界准位后，重置信号RST转态为low而使得晶体管T1于正常工作期间(电源电压VDD于正常工作电压范围内)保持导通状态。此时晶体管T2受电源电压VDD控制而呈截止状态，导致缓冲器221的输入信号223与输出信号224的准位皆为low，所以受控开关T3呈断路状态。当电源电压VDD降低至预定准位以下时，晶体管T2因而呈导通状态(此时晶体管T1亦呈导通状态)，导致缓冲器221的输入信号223与输出信号224的准位转态为high，因此受控开关T3呈导通状态。
藉由将受控开关T3导通以提供一条电性路径，使电容装置211进行放电以回复其初始状态。因此在电源电压VDD从莫名降压回复到正常工作电压后，电源开启重置电路210得以适时再发出重置信号RST，以使系统重置激活状态。在本实施例中，受控开关T3可以是N型晶体管。
然而，若电源开启重置电路210被设计成为把电容装置211从高电压的初始状态放电至低电压而达到延迟重置信号的目的，则本领域普通技术人员可将受控开关T3改以P型晶体管实施的，而使受控开关T3的第二连接端耦接电源电压VDD。因此，藉由将受控开关T3导通以提供一条电性路径，使电容装置211进行充电以回复其初始状态。上述的改变也属本发明的范畴。
为能更清楚说明本发明，以下将以更详细的电路说明本发明的实施例。图3是依照本发明优选实施例所绘示的一种电源开启重置电路图。请参照图3，时脉源310用以产生时脉信号CLK。受控开关320具有第一连接端、第二连接端以及控制端，用以依照其控制端所接收的重置信号RST决定是否将其第一连接端所接收的时脉信号CLK导接至其第二连接端以输出至调整电路330。在此假设受控开关320的初始状态(即电源开启初时的状态)为导通状态。
调整电路330接收并调整时脉信号CLK以输出控制信号331。在本实施例中，信号调整包含对时脉信号CLK的振幅及时间做限制。其中振幅限制的大小与控制充放电的导通电压有关，譬如藉由调整电路330中的箝位电路333将控制信号331的最低准位限制于预定准位以上。而时间的限制则将经过振幅限制的时脉信号CLK再一次把波形整理成以较短时间打开充放电路径的控制信号331，譬如藉由调整电路330中的整波电路332将所接收的时脉信号CLK的波形加以整波(shaping)以调整成较小工作周期比的控制信号331。
本实施例中，箝位电路333包括N型晶体管T6以及T7。晶体管T6的栅极与漏极耦接至整波电路332。晶体管T7的漏极耦接至晶体管T6的源极，晶体管T7的源极耦接至接地电压，晶体管T7的栅极接收时脉信号CLK。
整波电路332包括P型晶体管T4、N型晶体管T5以及电容C1。晶体管T4的栅极接收时脉信号CLK，晶体管T4的源极耦接电源电压VDD，晶体管T4的漏极输出控制信号331。晶体管T5的栅极接收时脉信号CLK，晶体管T5的漏极耦接晶体管T4的漏极，晶体管T5的源极耦接箝位电路333。
在此，电容C1例如以P型晶体管施作的，以便在集成电路中实施的。换句话说，即把晶体管的源极与集极相耦接当作电容的一端，而将其栅极视为电容的另一端。电容C1的一端耦接电源电压VDD，另一端则耦接晶体管T4的漏极。
充放电单元340具有电容装置(例如电容C3)。充放电单元340接收并依据控制信号331以决定是否对电容装置进行充/放电，并且输出电容装置的储存电压342。在本实施例中，充放电单元340包括P型晶体管T8与电容C3。综上所述，由调整电路330所输出的控制信号331为具有较小工作周期比的脉冲信号，晶体管T8的栅极接收并依据控制信号331以间歇性导通电容C3的充电路径。以间歇性方式对电容C3充电可以获得较大的RC时间常数。因此，可以较少的电阻、电容面积达到足够大的RC时间常数。
在本实施例中，充放电单元340的电容C3可以N型晶体管施作的。换句话说，即把N型晶体管的栅极当作电容的第一端，而将其源极与集极相耦接以视为电容的第二端。
在本实施例中，充放电单元340还包括P型晶体管T9，晶体管T9的栅极耦接电源电压VDD，因此于电源开启期间晶体管T9处于截止状态。当关闭电源后，由于电容C3于电源开启期间储有电荷，因此晶体管T9因其源-栅极电压大于其临界电压而导通，电容C3则经由晶体管T9的路径放电而回复为初始状态。
输出电路350(在此例如为反相器)接收电容C3的储存电压342。在电源开启的初时，由于储存电压342未达输出电路350的临界电压，因此输出重置信号RST的电压为high。在电容C3充电其间，其当储存电压342达到输出电路350的临界电压时，则输出重置信号RST的电压转态为low。因此可以在电源开启初时产生足够长时间的重置信号RST。
低压重置电路360包括P型晶体管T1～T2、受控开关T3、缓冲器361以及箝位电路362。本实施例中低压重置电路360与图2的低压重置电路220相似，故其操作不在此赘述。其中，缓冲器361例如以二个反相器串联实施的，并且箝位电路362譬如以三个二极管串联实施的。
图4是依照本发明优选实施例所绘示的另一种电源开启重置电路图。图4的电源开启重置电路与图3相似，故部分电路的操作将不在以下赘述。请参照图4，其中调整电路430的箝位电路433更于晶体管T7的栅极处耦接电容C2(在此以N型晶体管实施的)。亦即将电容C2的一端耦接至晶体管T7的栅极，而电容C2的另一端接地。
输出电路450例如包括反相器451～453。由反相器451～452相串联所组成的缓冲器接收电容C3的储存电压(即P2点的电压)以输出反相的重置电压RSTB。反相器453更进一步接收反相的重置电压RSTB而输出重置电压RST(即P1点的电压)。
在本实施例中，受控开关420例如为传输闸。在传输闸的二个栅极端(控制端)各自接收重置电压RST以及反相的重置电压RSTB，以便电源开启的初时使时脉信号CLK得以传送至调整电路430，直到重置电压RST(RSTB)转态后才切断时脉信号CLK的传送路径。
低压重置电路460与图3的低压重置电路360相似。其中缓冲器461中的反相器是以P型晶体管与N型晶体管所组成的非门实施的。箝位电路462中的二极管则以N型晶体管实施的，亦即将N型晶体管的漏极与栅极相耦接当作二极管的阳极，而将N型晶体管的源极视为二极管的阴极。
图5是图4中电源开启重置电路的仿真信号时序图。由上而下，图中第一条绘线表示电源电压VDD的时序关系，第二条绘线表示图4中P3点的信号(控制信号)时序变化，第三条绘线表示图4中P2点的信号(电容C3的储存电压)时序变化，第四条绘线表示图4中P4点的信号(箝位电压)时序变化，最底下的绘线则表示图4中重置信号RST的时序变化。
图6是图4中电源开启重置电路于电源突然暂时降压的情况下的仿真信号时序图。由上而下，图中第一条绘线则表示图4中P1点(重置信号RST)的时序变化，第二条绘线表示电源电压VDD自正常工作准位短暂降压后回复原先准位的时序关系，第三条绘线表示图4中P2点的信号(电容C3的储存电压)时序变化，第四～六条绘线则分别表示图4中Y1点、Y0点与Y2点的信号时序变化。
虽然本发明已以优选实施例方式公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求限定的为准。
权利要求
1.一种低压重置电路，接收一电源开启重置电路所输出的一重置信号以及该电源开启重置电路中一电容装置的一储存电压，用以当一电源电压降低至一预定准位以下时提供一电性路径，使该电容装置经由该电性路径进行放/充电以回复其初始状态，其中该电源开启重置电路用以于电源开启初时产生该重置信号，该低压重置电路包括一第一晶体管，该第一晶体管的栅极接收该重置信号，该第一晶体管的第一源/漏极接收该储存电压；一第二晶体管，该第二晶体管的栅极接收该电源电压，该第二晶体管的第一源/漏极耦接该第一晶体管的第二源/漏极，该第二晶体管的第二源/漏极的电压系一控制电压；一受控开关，该受控开关的第一连接端接收该储存电压，该受控开关的第二连接端耦接至一固定电压，用以依照该控制电压以决定是否将其第一连接端与第二连接端相互耦接；以及一箝位电路，该箝位电路的第一端耦接该第二晶体管的第二源/漏极，该箝位电路的第二端耦接该固定电压。
2.如权利要求1所述的低压重置电路，其中该第一晶体管与第二晶体管为P型晶体管。
3.如权利要求1所述的低压重置电路，其中该受控开关为晶体管。
4.如权利要求3所述的低压重置电路，其中该受控开关为N型晶体管。
5.如权利要求1所述的低压重置电路，其中该箝位电路由至少一二极管所组成。
6.如权利要求1所述的低压重置电路，还包括一缓冲器，耦接于该第二晶体管的第二源/漏极与该受控开关之间，用以接收该控制电压并且输出该控制电压至该受控开关。
7.如权利要求1所述的低压重置电路，其中该固定电压为接地电压。
全文摘要
一种低压重置电路，接收电源开启重置电路所输出的重置信号以及电源开启重置电路中电容装置的储存电压，用以当电源电压降低至预定准位以下时提供电性路径。其中，电源开启重置电路用以于电源开启初时产生重置信号。电容装置可经由此电性路径进行放/充电以回复其初始状态。
文档编号H03K17/22GK1787372SQ20041009692
公开日2006年6月14日 申请日期2004年12月6日 优先权日2004年12月6日
发明者许博钦 申请人:凌阳科技股份有限公司