专利名称：差分放大器的利记博彩app
技术领域：
本发明涉及用于放大和传输模拟信号的差分放大器，以及在其中安装有差分放大器的测试电路。
背景技术：
通常，双极性晶体管或BiCMOS晶体管用于差分放大器。近年来，随着对系统化芯片(system-on-chip)结构和减小功耗需求的增加，CMOS已经被广泛使用。CMOS结构的差分放大器需要满足对如低失真和高速运算的需求。
图14示出了一个能进行A类输出具有CMOS结构的常规差分放大器的例子。该差分放大器具有两级结构，其中输出级放大器电路A2连接到输入级差分放大器电路A1用于输出信号DiffOUT的端子。差分放大器电路A1包括恒流源E1；输入晶体管Tr1，其中正侧输入信号INP施加到其栅极；输入晶体管Tr2，其中负侧输入信号INM施加到其栅极；以及作为负载电阻的晶体管Tr3和Tr4。放大器电路A2由恒流源E2、起放大作用的晶体管Tr5和相位补偿电容C1组成，并且产生并输出输出信号OUT。
在差分放大器中，当电阻负载被连接到放大器电路A2的输出端时，与晶体管Tr5相关的电流减小，导致信号在低速传输。造成差分放大器的响应(response)易于摆动。
当连接电阻负载时，内部附加地安装有源跟随器电路或源极接地放大器电路的能AB类输出的差分放大器被普遍使用，其例子在图15中被示出。在第一源跟随器电路A4中，差分放大器电路A1的输出信号DiffOUT施加到起放大作用的晶体管Tr6的栅极，其中其源极连接到恒流源E3。并且，在放大器电路A3中，反极性晶体管(antipolar transistor)Tr7连接到晶体管Tr8。来自第一源跟随器电路A4的正侧输出信号OUTP施加到上侧晶体管Tr7的栅极。晶体管Tr7和Tr8的漏极彼此连接，其漏极连接点用作输出端。
在上述结构中，信号被传输到晶体管Tr7和Tr8。因此，一个晶体管响应恶化，另一晶体管的响应度可以被保持。从而，该到放大器电路A3输出端的电阻负载的连接，不会恶化差分放大器的响应度。
在图16中，还增加了源极接地放大器电路A5。在其中所示的电路中，假如放大器电路A3具有推挽式结构并由此来增加输出信号的振幅，波形失真可以得到控制。
但是，由于AB类差分放大器的级数大于A类差分放大器，因此AB类差分放大器不适于高速运算。当增加输出级晶体管Tr7和Tr8的尺寸来提高差分放大器的性能时，输出信号DiffOUT将过载，从而导致运算速度降低。在图16所示的情况下，晶体管Tr7和Tr8分别具有不同的驱动信号，这容易导致输出信号波形的恶化。
发明内容
根据本发明的差分放大器包括输入级差分放大器电路，具有第一、第二输入端和第一、第二输出端；第一源跟随器电路，具有第一极性晶体管，其中差分放大器电路的第一输出端连接到栅极；第二源跟随器电路，具有第一极性晶体管，其中差分放大器电路的第一输出端连接到栅极；源极接地放大器电路，具有第一极性晶体管，其中第二源跟随器电路的输出端连接到源极，差分放大器电路的第二输出端连接到栅极，负载电阻连接到漏极；以及输出级放大器电路，包括第一极性晶体管，其中第一源跟随器电路的输出端连接到栅极，以及第二极性晶体管，其中源极接地放大器电路的输出端串联地连接到栅极。
根据上述结构，输出级放大器电路中的第一极性晶体管的驱动信号被第一源跟随器电路缓冲，第二极性晶体管的驱动信号被第二源跟随器电路和源极接地放大器电路缓冲。总之，两个驱动信号都被缓冲。因此，当两个晶体管的尺寸都增加以便提高其性能时，差分放大器提供的频带不减窄。而且，因为驱动信号都产生自输入级差分放大器电路的信号，因此可以防止输出级放大器电路输出信号波形恶化。
在具有上述结构的差分放大器中，优选的差分放大器电路包括恒流源；第一极性第一输入晶体管，其源极连接到恒流源，第一输入端连接到栅极；第一极性第二输入晶体管，其源极连接到恒流源，第二输入端连接到栅极；第一负载电阻，连接到第一输入晶体管的漏极；以及第二负载电阻，连接到第二输入晶体管的漏极。
配置差分放大器电路的另一种优选方式为在第一输入晶体管的源极和恒流源之间，以及在第二输入晶体管的源极和恒流源之间分别插入线性电阻。根据上述结构，采用线性电阻的源极负反馈电路连接到由第一和第二输入晶体管构成的差分对。从而增强了差分对的线性度，并且波形可以得到进一步改进。
作为使用线性电阻的源极负反馈电路的不同模式，可以采用以下结构。
该差分放大器电路包括第一恒流源；第二恒流源；第一极性第一输入晶体管，其源极连接到第一恒流源，第一输入端连接到栅极；
第一极性第二输入晶体管，其源极连接到第二恒流源，第二输入端连接到栅极；第一负载电阻，连接到第一输入晶体管的漏极；第二负载电阻，连接到第二输入晶体管的漏极；以及线性电阻，插入在第一输入晶体管的源极和第二输入晶体管的源极之间。在上述结构中，与之前的情况一样，使用线性电阻的源极负反馈电路连接到差分对。从而可以增强差分对的线性度，并且波形可以进一步改进。
在第一和第二输入晶体管的源极之间插入的线性电阻可以由两个晶体管的并联连接单元构成，并联连接单元的栅极分别连接到第一和第二输入端。在这种结构中，没有必要使用高精度的电阻元件。
进而，在上述结构中，差分放大器电路中的各个第一和第二负载电阻可以由晶体管的二极管连接器(diode connector)构成。该结构消除了由第一和第二输入晶体管构成的差分对的非线性特性。以此方式，可以增强差分对的线性度，并且波形可以进一步改进。而且，没有必要在差分放大器外部提供共模(common mode)反馈电路。
在上述结构中，在差分放大器电路中，子负载电阻可以分别并联连接到第一和第二负载电阻。这种布置减小了流过负载电阻的电流，由此提高了输入晶体管的差分增益，因此允许在低压下驱动。子负载电阻可以由晶体管的二极管连接器构成。
构成第一和第二负载电阻的二极管连接器的一种可能结构为其中一个二极管的栅极连接到另一个二极管的漏极，一个二极管的漏极连接到另一个二极管的栅极的第一和第二负载电阻。依据该结构，可以防止差分放大器电路的开路增益(open gain)减小。
而且，对于源极接地放大器电路，其中的负载电阻可以由第二极性晶体管的二极管连接器构成。
控制波形失真的另一可能结构是在第二源跟随器电路中第一极性晶体管的源极和恒流源之间，以及在源极接地放大器电路中的第一极性晶体管的源极和恒流源之间分别插入线性电阻。这种结构同样可以增强差分对的线性度，并控制波形失真。而且，没有必要考虑差分放大器电路的开路增益的减小。
另一可能结构是在第二源跟随器电路中的第一极性晶体管和恒流源彼此连接的连接点，以及在源极接地放大器电路中的第一极性晶体管的源极和恒流源彼此连接的连接点之间插入线性电阻。线性电阻由晶体管的并联连接单元构成，其中栅极分别连接到差分放大器电路的第一和第二输出端。该结构也增强差分对的线性度，并控制波形失真。而且，没为必要考虑差分放大器电路的开路增益的减小，以及提供高精度的电阻元件。
一种LSI测试电路引入以上述方式配置的差分放大器作为用于测试用途的输入放大器或输出放大器是有利的。就LSI而言，执行LSI测试，没有任何对信号振幅和信号频带限制，而且可以减小用于形成输入信号的输入缓冲。
通过如下优选实施例的详细描述，该描述参考相应的附图可以被更好地理解，本发明的对象及其优点将更加明显。
图1为说明本发明实施例1的差分放大器结构的电路图。
图2为说明本发明实施例2的差分放大器结构的例子1的电路图。
图3为说明本发明实施例2的差分放大器结构的例子2的电路图。
图4为说明本发明实施例2的差分放大器结构的例子3的电路图。
图5为说明本发明实施例2的差分放大器结构的例子4的电路图。
图6为说明本发明实施例2的差分放大器结构的例子5的电路图。
图7为说明本发明实施例2的差分放大器结构的例子6的电路图。
图8为说明本发明实施例3的差分放大器结构的例子1的电路图。
图9为说明本发明实施例3的差分放大器结构的例子2的电路图。
图10为说明本发明实施例4的差分放大器结构的电路图。
图11为说明本发明实施例5的差分放大器结构的电路图。
图12为说明本发明实施例6的差分放大器结构的电路图。
图13为说明本发明实施例7的ADC(A/D电路)的测试电路结构的框图。
图14为说明常规技术能A类输出的差分放大器结构的电路图。
图15为说明常规技术能AB类输出的差分放大器结构的电路图。
图16为说明另一常规技术的差分放大器结构的电路图。
图17为说明常规ADC的测试电路结构的框图。
在所有这些附图中，相同的元件由相同的标记表示。
具体实施例方式
下面，参考附图对本发明差分放大器的优选实施例进行描述。在说明书中，MOS晶体管的第一极性由P沟道表示，MOS晶体管的第二极性由N沟道表示。
实施例1如图1所示，实施例1的差分放大器包括输入级差分放大器电路A1、第一源跟随器电路A4、第二源跟随器电路A6、源极接地放大器电路A7以及输出级放大器电路A3组成。
在差分放大器电路A1中，正侧输入信号INP施加到P沟道输入晶体管Tr1的栅极，其中源极连接到恒流源E1，作为负载电阻的N沟道晶体管Tr3的漏极连接到其漏极。负侧输入信号INM施加到P沟道输入晶体管Tr2的栅极，其中源极连接到恒流源E1，作为负载电阻的N沟道晶体管Tr4的漏极连接到其漏极。晶体管Tr3和Tr4的源极接地，其基极偏置。
在第一源跟随器电路A4中，差分放大器电路A1的第一输出信号DiffOUTP施加到起放大作用的P沟道晶体管Tr6的栅极，其源极连接到恒流源E3，漏极接地。
在第二源跟随器电路A6中，差分放大器电路A1的第一输出信号DiffOUTP施加到起放大作用的P沟道晶体管Tr9的栅极，其源极连接到恒流源E4，漏极接地。
在源极接地放大器电路A7中，差分放大器电路A1的第二输出信号DiffOUTM施加到起放大作用的P沟道晶体管Tr10的栅极，第二源跟随器电路A6的输出信号OUTM’施加到其源极。晶体管Tr10的漏极连接到作为负载电阻的N沟道晶体管Tr11的漏极。晶体管Tr11具有与输出级放大器电路A3中的晶体管Tr8相同的极性。晶体管Tr11具有二极管结构，其中源极接地，其栅极和漏极彼此连接。
在输出级放大器电路A3中，P沟道晶体管Tr7的源极连接到高电位侧电源，来自第一源跟随器电路A4的驱动信号OUTP施加到P沟道晶体管Tr7的栅极，P沟道晶体管Tr7的漏极连接到N沟道晶体管Tr8的漏极。来自源极接地放大器电路A7的驱动信号OUTM施加到晶体管Tr8的栅极，晶体管Tr8的源极接地。输出信号OUT从漏极晶体管Tr7和Tr8的漏极彼此连接的漏极连接点输出。该连接点通过相位补偿电容C1连接到差分放大器电路A1的第一输出信号DiffOUTP的端子。
在所述配置的差分放大器中，输出级晶体管Tr7和Tr8的驱动信号OUTP和OUTM都被缓冲。因此，当晶体管Tr7和Tr8的尺寸增加来提高其性能时，不减窄由差分放大器表示的频带。
输出级晶体管Tr7的驱动信号OUTP是源于在第一源跟随器电路A4中缓冲第一输出信号DiffOUTP的信号。与此相反，输出级晶体管Tr8的驱动信号OUTM是源于在源极接地放大器电路A7中由信号OUTM’和第二输出信号DiffOUTM之间的差值产生的信号，信号OUTM’是在第二源跟随器电路A6中缓冲的输出信号DiffOUTP，第二输出信号DiffOUTM是输出信号DiffOUTP的反转信号。为了使之不同，输出级放大器电路A3的两个驱动信号OUTP和OUTM都是由差分放大器电路A1的信号产生的。结果，可以防止放大器电路A3的输出信号OUT的波形恶化。
实施例2在本发明的实施例2中，与实施例1相比可以更有效地控制波形失真，以下是具体例子描述。
参见图2所示的差分放大器，在差分放大器电路A1中，插入了线性电阻R1来连接输入晶体管Tr1的源极和恒流源E1，插入了线性电阻R2来连接输入晶体管Tr2的源极和恒流源E1。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
线性电阻R1和R2的插入增强了差分对(Tr1和Tr2)的线性度，与图1的结构相比进一步改进了波形。
参见图3所示的差分放大器，在第二源跟随器电路A6中，插入了线性电阻R3来连接晶体管Tr9的源极和恒流源E4，以及在源极接地放大器电路A7中，插入了线性电阻R4来连接晶体管Tr10源极和恒流源E4。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
线性电阻R3和R4的插入增强了差分对(Tr9和Tr10)的线性度，且与图2的结构相比其优点在于差分放大器电路A1中的开路增益的减小可以忽略。
参见图4所示的差分放大器，在差分放大器电路A1中，其中恒流源E1被分为恒流源E1a和恒流源E1b，输入晶体管Tr1的源极连接到恒流源E1a，输入晶体管Tr2的源极连接到恒流源E1b，并且插入了线性电阻R5来连接输入晶体管Tr1和Tr2的源极。这里的其它元件与图1中的元件相同，在本根据上述结构，增强了差分对(Tr1和Tr2)的线性度，而且与图2的结构相比可以提供更宽范围的输入电压。
参见图5所示的差分放大器电路，在差分放大器电路A1中，连接至输入晶体管Tr1和Tr2源极的线性电阻以不同于图4中线性电阻R5的方式配置。更具体地，构成线性电阻R6的相互连接的晶体管Tr12和Tr13具有与并联的输入晶体管Tr1和Tr2相同的极性。而且，晶体管Tr12的栅极连接到输入晶体管Tr1的栅极，晶体管Tr13的栅极连接到输入晶体管Tr2的栅极。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
上述结构可以达到与图4的结构相似的效果，并且消除了图4的结构对高精度电阻元件的需要。
在图6所示的差分放大器的情况下，恒流源E4被分为恒流源E4a和恒流源E4b，晶体管Tr9的源极连接到恒流源E4a，晶体管Tr10的源极连接到恒流源E4b。并且，提供了线性电阻R7来连接第二源跟随器电路A6中晶体管Tr9的源极和源极接地放大器电路A7中晶体管Tr10的源极。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
根据上述结构，差分对(Tr9和Tr10)的线性度得到了提高，而且与图3结构相比可以提供更宽范围的输入电压。
在图7所示的差分放大器的情况下，连接至第二源跟随器电路A6中晶体管Tr9源极和源极接地放大器电路A7中晶体管Tr10源极的线性电阻以不同于图6中线性电阻R7的方式配置。更具体地，构成线性电阻R8的相互连接的晶体管Tr14和Tr15具有与并联的晶体管Tr9和Tr10相同的极性。而且，晶体管Tr14的栅极连接到输入晶体管Tr9的栅极，以及晶体管Tr15的栅极连接到晶体管Tr10的栅极。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
上述结构可以达到与图6的结构相似的效果，并且消除了图6的结构对高精度电阻元件的需要。
另外，图2至图7的结构可以相互组合，成为可能的结构。
实施例3与实施例1相比本发明的实施例3能更有效地控制波形失真。
参见图8所示的差分放大器，在差分放大器电路A1中，作为负载电阻的晶体管Tr3’和Tr4’具有与输入晶体管Tr1和Tr2相同的极性，并且通过各自栅极和漏极(接地)彼此连接而具有二极管结构。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
根据上述结构，差分对(Tr1和Tr2)的非线性被差分对(Tr3’和Tr4’)的非线性消除了。以此方式，可以提高差分对的线性度，并由此进一步改进波形。而且，不必在差分放大器外部提供通常所必须提供的共模反馈电路。
图8的结构是基于图1的结构，图8所述的技术被应用在图2至7所示的任意差分放大器中也是可能的。
实施例4本发明的实施例4用比实施例1更低的电压实现操作。
参见图9中所示的差分放大器，在差分放大器电路A1中，晶体管Tr16和Tr17具有二极管结构，其中彼此分别连接的栅极和漏极连接至作为负载电阻的晶体管Tr3和Tr4的漏极。晶体管Tr16和Tr17用作电流流过晶体管Tr3和Tr4的旁路。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
根据上述结构，负载电阻部分的阻抗值减小了。因此尽管电源电压更低，恒流源E1的电流可以得到保证，差分放大器电路A1的差分增益得到增加。结果，可以用更低的电压驱动差分放大器。
图10所示的差分放大器是由图9的结构进一步配置构成，晶体管Tr3的栅极连接到晶体管Tr4的漏极，晶体管Tr4的栅极连接到晶体管Tr3的漏极的。
上述结构可以实现与图9所示结构相似的效果，并且与图9的结构相比进一步防止差分放大器电路A1的开路增益减小。
图9和10的结构是基于图1的结构，图9和10描述的技术被应用在图2至8所示的任意差分放大器中也是可能的。
实施例5
根据本发明的实施例5，差分放大器的频带得到改进。
在图11所示的差分放大器中，插入作为零点补偿电路的零点补偿电阻R9来连接输出级放大器电路A3中的相位补偿电容C1和差分放大器电路A1中第一输出信号DiffOUTP的端子。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
根据上述结构，由于相位补偿电容C1执行的相位补偿通过零点补偿电阻R9被再次与原点位置分离，零点显得靠近原点位置(home position)。从而改进了频带。
图11的结构是基于图1的结构，图11描述的技术被应用在图2至10所示的任意差分放大器中也是可能的。
实施例6本发明的实施例6涉及阻抗匹配的改进。
在图12所示的差分放大器中，输出级放大器电路A3连接至具有能够恒定输出其自身提供阻抗(例如，50Ω)的输出阻抗调整电阻R10的I/O元件A8。这里的其它元件与图1中的元件相同，在本实施例中不再描述。
根据上述结构，当差分放大器被用作驱动放大器时，它更易于执行阻抗匹配，从而便于传输通路的设计。
图12的结构是基于图1的结构，图12描述的技术被应用在图2至11所示的任意差分放大器中也是可能的。
另外，在实施例1至6中，第一极性由P沟道表示，第二极性由N沟道表示。相反，第一极性也可以由N沟道表示，第二极性也可以由P沟道表示，无论哪种情况都可以实现相似的效果。
实施例7如所述的，本发明的差分放大器起到了减轻关于信号的振幅和频带限制的效果。据此，如图13所示，将至此所述任意实施例的差分放大器100引入内部安装有多通道ADC(A/D转换器)11和12的LSI 200的输入。参考标记15、16和17分别是选择器、输入端以及输出端。
图17是一个比较的例子，该例子中，在用于形成输入信号的输入缓冲器300从外部连接到LSI 200，模拟开关13和14在内部连接到LSI 200的ADC 11和12。
在测试多通道ADC特性的过程中，从LSI测试器输入的测试信号在扩展频带时受到振幅限制。因此，提供具有放大功能的输入缓冲器是必要的，然而在扩展测试信号的频带过程中开关13和14的导通电阻(ON-resistance)便成为不利因素。
与此相反，基于图13的结构，ADC能够在任何信号振幅和频带的限制下被测试。另一个优点是可以消除输入缓冲器的外部连接，由此减小测试成本。该技术对于具有视频信号频带级的嵌入ADC的LSI是有利的。
该技术不仅适用于对多通道ADC的测试，而且对于多通道DAC(D/A转换器)、差分ADC以及DAC的测试具有同样的效果。
本发明并不局限于上面所述实施例，在其技术思想范围内的各种改变都是可以实现的。
权利要求
1.一种差分放大器，包括输入级差分放大器电路，具有第一、第二输入端和第一、第二输出端；第一源跟随器电路，具有第一极性晶体管，其中差分放大器电路的所述第一输出端连接到栅极；第二源跟随器电路，具有第一极性晶体管，其中差分放大器电路的所述第一输出端连接到栅极；源极接地放大器电路，具有第一极性晶体管，其中第二源跟随器电路的输出端连接到源极，差分放大器电路的所述第二输出端连接到栅极，负载电阻连接到漏极；以及输出级放大器电路，包括第一极性晶体管，其中第一源跟随器电路的输出端连接到栅极，以及第二极性晶体管，其中源极接地放大器电路的输出端串联连接到栅极。
2.如权利要求1所述的差分放大器，其中所述差分放大器电路包括恒流源；第一极性第一输入晶体管，其中源极连接到恒流源，所述第一输入端连接到栅极；第一极性第二输入晶体管，其中源极连接到恒流源，所述第二输入端连接到栅极；第一负载电阻，连接到第一输入晶体管的漏极；以及第二负载电阻，连接到第二输入晶体管的漏极。
3.如权利要求2所述的差分放大器，其中在差分放大器电路中的所述第一输入晶体管的源极和恒流源之间，以及在所述第二输入晶体管的源极和恒流源之间分别插入线性电阻。
4.如权利要求1所述的差分放大器，其中所述差分放大器电路包括第一恒流源；第二恒流源；第一极性第一输入晶体管，其中源极连接到第一恒流源，所述第一输入端连接到栅极；第一极性第二输入晶体管，其中源极连接到第二恒流源，所述第二输入端连接到栅极；第一负载电阻，连接到第一输入晶体管的漏极；第二负载电阻，连接到第二输入晶体管的漏极；以及线性电阻，插入在第一输入晶体管的源极和第二输入晶体管的源极之间。
5.如权利要求4所述的差分放大器，其中在差分放大器电路中的第一和第二输入晶体管的源极之间插入的所述线性电阻由两个晶体管的并联连接单元构成，并联连接单元的栅极分别连接到所述第一和第二输入端。
6.如权利要求2或4所述的差分放大器，其中差分放大器电路中的所述第一和第二负载电阻由晶体管的二极管连接器构成。
7.如权利要求2或4所述的差分放大器，其中在差分放大器电路中，子负载电阻分别并联地连接到所述第一和第二负载电阻。
8.如权利要求7所述的差分放大器，其中差分放大器电路中的每个所述子负载电阻由晶体管的二极管连接器构成。
9.如权利要求6所述的差分放大器，其中在构成差分放大器电路中的第一和第二负载电阻的所述二极管连接器中，其中一个二极管连接器的栅极连接到另一个二极管连接器的漏极，一个二极管连接器的漏极连接到另一个二极管连接器的栅极。
10.如权利要求1所述的差分放大器，其中源极接地放大器电路中的所述负载电阻由第二极性晶体管的二极管连接器构成。
11.如权利要求1所述的差分放大器，其中在第二源跟随器电路中第一极性晶体管的源极和恒流源之间，以及源极接地放大器电路中第一极性晶体管的源极和恒流源之间分别插入线性电阻。
12.如权利要求1所述的差分放大器，其中在第二源跟随器电路中第一极性晶体管的源极和恒流源彼此连接的连接点，及源极接地放大器电路中第一极性晶体管的源极和恒流源彼此连接的连接点之间插入线性电阻，该线性电阻由晶体管的并联连接单元构成，其栅极分别连接到差分放大器电路的第一和第二输出端。
13.如权利要求1所述的差分放大器，其中在输出级放大器电路的输出端和差分放大器电路的第一输出端之间插入零点补偿电路。
14.如权利要求1所述的差分放大器，其中用于调整输出阻抗的电阻元件被连接到输出级放大器电路的输出端。
15.一种LSI测试电路，引入权利要求1至5中任意一项所述的差分放大器作为用于测试用途的输入放大器。
16.一种LSI测试电路，引入权利要求6所述的差分放大器作为用于测试用途的输入放大器。
17.一种LSI测试电路，引入权利要求7所述的差分放大器作为用于测试用途的输入放大器。
18.一种LSI测试电路，引入权利要求8至14的任意一项所述的差分放大器作为用于测试用途的输入放大器。
19.一种LSI测试电路，引入权利要求1至5的任意一项所述的差分放大器作为用于测试用途的输出放大器。
20.一种LSI测试电路，引入权利要求6所述的差分放大器作为用于测试用途的输出放大器。
21.一种LSI测试电路，引入权利要求7所述的差分放大器作为用于测试用途的输出放大器。
22.一种LSI测试电路，引入权利要求8至14的任意一项所述的差分放大器作为用于测试用途的输出放大器。
全文摘要
本发明的差分放大器在差分放大器电路和输出级放大器电路之外还包括用于缓冲差分放大器电路第一输出信号的第一源跟随器，用于缓冲差分放大器电路第一输出信号的第二源跟随器，以及源极接地放大器电路，其源极连接到第二源跟随器的输出端并由差分放大器电路的第二输出信号驱动，其中输出级放大器电路中的第一极性晶体管由第一源跟随器电路的输出信号驱动，以及第二极性晶体管由源极接地放大器电路的输出信号驱动。
文档编号H03F3/30GK1578124SQ20041006959
公开日2005年2月9日 申请日期2004年7月23日 优先权日2003年7月25日
发明者木村博, 古谷荣树 申请人:松下电器产业株式会社