专利名称：电源电压电平监测和复位生成的利记博彩app
技术领域：
本发明涉及借助于专用监视器监视电源电压电平的系统。更具体地，本发明涉及包括电源电压电平监视器的集成电路。
背景技术：
集成电路需要用于工作的电源电压。为了集成电路可靠地工作，电源电压必须是稳定的。在接通电源后或在复位后，电源电压典型地需要一定的时间才达到稳定的电平。
现有技术是在集成电路中采用专用的电路，有时被称为电源接通的复位(POR)电路，它把电源电压电平与内部基准电压的电平进行比较。为了使得这样的专用电路正确地工作，内部基准比电源电压必须更加快速地启动。这种现有技术方法不是非常牢靠的，因为基准电压的斜坡上升例如可能延迟。这个已知的方法的另一个缺点是专用电路是硬连线的。因此不改变芯片布局就不可能改变专用电路。
电源电压的斜坡上升通常是无法预测的，因为电池可能达到低的状态或因为集成电路上的电流负载可能改变。这是另一个不能通过传统的方法解决的问题。
因此，本发明的一个目的是提供用于可靠地监视电源电压电平的方法，提供用于可靠地监视电源电压电平的监视器，和提供基于它的集成电路。
发明概要在权利要求1中要求保护按照本发明的设备。
在权利要求2到10中要求保护各种有利的实施例。
在权利要求11中要求保护按照本发明的方法。
在权利要求11，12到13中要求保护各种有利的方法。
在权利要求14中要求保护按照本发明的集成电路。
本发明的直接的好处是改进的可靠性、灵活性、和竞争力。
这里给出的电源电压电平监视器的优点在于，它可以在所有种类的集成电路中用作监视器和电平检测器。
本发明避免了使用内部基准电压与电源电压进行比较的传统的系统的问题。
本发明的其它优点将结合详细阐述的实施例给出。
附图简述为了更加全面地描述本发明和本发明的另外的目的和优点，将结合附图参考以下的说明，其中
图1A是按照本发明的第一设备的示意性方框图；图1B是第一设备的POR_1单元的示意性方框图；图1C是第一设备的POR_2单元的示意性方框图；图2A是按照本发明的第二设备的示意性方框图；图2B是第二设备的POR_1单元的示意性方框图；图2C是第二设备的POR_2单元的示意性方框图；图3是按照本发明的另一个POR_1单元的示意性方框图；图4是用来描述按照本发明的POR_1单元的功能的示意图；图5是用来描述按照本发明的POR_2单元的功能的示意图。
优选实施例说明本发明是基于以下的原理。用作监视器的设备被提供来生成一个信号(nporst)，用于测量电源电压(VDDA)和判决这个电源电压在启动集成电路内的一个(数字)应用之前是否达到安全的电平。
按照本发明的监视器是非常灵活的。在某些实施例中，它在复位事件后的延时可以被编程。
信号(nporst)的生成在许多系统中是基本的。信号(nporst)例如对于其中不能生成外部复位信号的系统来说是重要的。该任务是用稳定的参考电压来监视电源电压电平，该参考电压通常与晶体管的带隙电压是一致的。在集成电路领域中，这种系统可以是基本的。
将要面临的是以下的问题-对于基准电压(例如，带隙电压)在它稳定之前的启动性能是否能有把握？-如果带隙电压的上升时间对于某些应用来说是太长(或不可预测的)，则在这种情形下将发生什么情况？本发明提供一个解决方案和根据这个解决方案而被设计来克服这些不确定性的结构。
在图1上给出按照本发明的POR电路10的示意性方框图。POR电路10生成一个表示电源电压(VDDA)已达到稳定电平的逻辑信号(nporst)。这个逻辑信号(nporst)是在接收到触发信号nporst以后生成的。POR电路10包括第一单元11(POR_1)，用于把内部基准电压(Vref)与一个作为电源电压(VDDA)一部分的电压(Vtrl)相比较，以便一旦电压(Vtrl)达到基准电压(Vref)时就立即在输出端14发出第一逻辑信号(out_res)。第二单元11(POR_1)被提供来施加一个延时，以便发出经延迟一个延迟时间的第二逻辑信号(out_delay)。逻辑单元13用于将第一逻辑信号(out_res)和第二逻辑信号(out_delay)相组合以提供逻辑信号(nporst)。当这个逻辑信号(nporst)变为逻辑“1”时，电源电压VDDA被看作为稳定的。
逻辑单元13例如可包括一个二端口的“与门”。
由单元POR_2引入的延时可以是可编程的，如图1A所示。这可以通过把一个n比特的序列施加到可编程输入端18(Sel<n:0>)而完成。如图1A所示，单元11可以经由一个使能线17被连接到单元12，该使能线17允许由单元11提供的信号来使得单元12能够工作。这个使能线17以及可编程的延时都是可选的特性。
在描述了本发明的基本原理以后，现在分别结合图1B和图1C阐述单元POR_1和POR_2的细节。
POR_1单元11包括分压器11.1和比较器11.2，如图1B所示。这个单元11需要的基本信号是如带隙基准那样的电压基准。这个电压基准vref被馈送到比较器11.2的负输入端(INN)11.4。分压器11.1在输出端11.3处提供input_plus的输出信号。input_plus电压例如可以是VDDA的一个部分电压。分压器11.1可以使用电阻、MOS或CMOS器件、电容器或其它电路来实施。最适用的分压器是一个包括可调电阻的电阻分压器。电压input_plus是VDDA的一部分，即，input_plus<VDDA。在本实施例中，电压input_plus是在OV与VDDA之间的范围中固定的电压。当在连接线11.3处的电压input_plus达到电压基准vref的电平时，在输出端14处的信号out_res变为逻辑“1”。
POR_2单元12包括延时单元12.1，如图1C所示。优选地，延迟的时间可以通过把n比特字Sel<n:0>施加到选择单元18而被编程。在不太复杂的实施例中，延迟的时间可以是固定的。当POR_2单元12经由使能线17被使能时，POR_2单元12在输出端15处发出经延迟的信号。
延时单元12.1应当被设计成在它的输出端(out_delay)处提供合理的延时。
在图2A上给出按照本发明的另一个POR电路20的示意性方框图。POR电路20包括两个POR单元21和22(POR_1和POR_2)以及逻辑电路23，该逻辑电路23是组合(POR_1和POR_2)两个数字输出24，25(out_res和out_delay)所需要的。POR电路20组合以下两个逻辑信号out_res和out_delay；out_res是从在带隙电压(vref)与分压器电压(在本实施例中的input_plus)之间的比较结果得到的；out_delay是从在分压器电压(vref)与由固定的延迟块22.1生成的延时的电压(delay_sig)之间的比较结果得到的。经延时的电压(delay_sig)是模拟信号。延时的电压(delay_sig)因固定延时单元22.1引入的延时而要比电压vsel上升得慢。两个逻辑信号out_res和out_delay被逻辑单元23组合在一起，逻辑单元23进而又在输出端26处生成nporst信号。当这个逻辑信号nporst变为逻辑“1”时，电源电压VDDA就被看作为稳定的。nporst信号带来这样的信息，即VDDA电压是否达到了允许启动集成电路内的应用的安全电平。
图2B的POR_1单元21包括逻辑元件，它们被设计成能够比较VDDA的一个部分电压(被称为input_plus)与基准电压vref。POR_1单元21包括分压器21.1和比较器21.2。分压器21.1可以使用电阻、MOS或CMOS器件、电容器或其它电路来实施。最适用的分压器是包括可调电阻的电阻分压器。基准电压vref被加到POR_1单元21的比较器21.2的负输入端(INN)21.4。基准电压input_plus被加到比较器21.2的正的输入端(INP)。基准电压input_plus是VDDA的一部分。input_plus可以等于vref。在本实施例中，如果基准电压input_plus等于或大于基准电压vref，则POR_1单元21在输出端24处发送出逻辑“1”。
如图2C所示，POR_2单元22包括被设计成能够施加一个延时的逻辑单元。它包括固定延时块22.1和比较器22.2。延迟的时间可以通过把某些比特Sel<n:0>加到POR_1单元21的选择输入端21.5而被编程。通过改变加到这个输入端21.5的比特，在分压器21.1的输出端28处的电压电平Vsel被调节。固定延时块22.1取电源电压VDDA作为输入信号并把这个输入信号延迟一个固定的延时。结果，在输出端22.3处提供经延迟的输出信号delay_sig。这样的经延迟的输出信号的例子被画在输出线22.3的旁边。延迟的信号可以是在它到达稳定的电平之前不断地上升的信号。延迟的输出信号delay_sig被加到比较器22.2的正输入端(INP)而电压Vsel被加到比较器22.2的负输入端(INN)。在本实施例中，在延时后，即当延迟的输出信号delay_sig跨过(超过)电压Vsel的电平时，POR_2单元22在输出端25处发出逻辑“1”。细节将结合在后面讨论的图5进行阐述。
固定延时单元22.1应当被设计成在它的输出(delay_sig)上提供合理的延时。该delay_sig从OV开始，以及优选地上升到VDDA的电平。加到nporst的总的延时由固定延时单元22.1和经由在选择输入端21.5处的比特字选择的Vsel电平规定。优选地，延迟时间仅仅在电源电压VDDA被接通后或在复位事件后才生效。
只有在逻辑信号out_res和out_delay是逻辑“1”时，电源电压VDDA才被看作为达到稳态，以及在输出端26处的信号nporst变为真正的逻辑“1”。信号nporst比起传统的信号nporst可靠得多。
POR_1单元21可以具有被连接到POR_2单元22的输入端的使能输出端27。
再一个POR_1单元31被显示于图3。POR_1单元31包括分压器31.1、开关31.6和比较器31.2，如图3所示。这个单元11需要的基本信号例如是如带隙基准那样的电压基准vref。这个电压基准vref被馈送到比较器31.2的负输入端(INN)31.4。分压器31.1在输出端31.8和31.9处提供两个输出信号Vtrl和Vsel。两个电压Vtrl和Vsel都是VDDA电压的一部分(也称为VDDA的部分电压)。信号nporst加到开关31.6的输入31.7。信号nporst例如是从输出端26被馈送到开关31.6的信号。当信号nporst是逻辑“1”时(典型地在复位事件之后)，开关31.6被切换到由1表示的状态以及电压Vtrl被连接到比较器31.2的正输入端(INP)31.3。如果信号nporst是逻辑“0”，则开关31.6被切换到由0表示的状态以及电压Vsel被连接到比较器31.2的正输入端(INP)31.3。开关31.6使得电路31能够使用两个不同的电压电平(行程电平(trip levels))来与在输入端31.4处的基准电压vref进行比较。电压vref在复位事件后(即，当信号nporst是逻辑“1”时)被使用。在这种情形下，电压Vtrl在电压VDDA上升时将要上升，因为Vtrl是VDDA的一部分。当Vtrl达到vref时，信号out_res变为逻辑“1”。电压Vsel可以在电源电压下降事件的情形下(即，当信号nporst是逻辑“0”时)被使用。在这种情形下，电压Vsel在电压VDDA减小时将要减小，因为Vsel是VDDA的一部分。当Vsel降低到低于vref时，信号out_res变为逻辑“0”，以及在集成电路中的电路必须停止工作。
在按照本发明的、其中POR_1单元31与POR_2单元一起被采用的实施例中，POR_2单元控制nporst信号的切换，因为延迟的信号out_delay在信号out_res后变为逻辑1。当电源电压VDDA减小时，例如在电源电压下降事件期间，POR_1单元31控制信号nporst的切换。
按照本发明，提供一种用于生成在集成电路中使用的逻辑信号nporst的方法。逻辑信号nporst表示电源电压(VDDA)已达到稳定的电平。该方法包括-提供基准电压(vref)，-比较电源电压(VDDA)的部分电压(input_plus)与基准电压(vref)，以便当部分电压(input_plus)达到基准电压(vref)时提供第一逻辑输出信号(out-res)，-提供相对于电源电压(VDDA)被延时的第二逻辑输出信号(out_delay)，-组合第一逻辑输出信号(out_res)与第二逻辑输出信号(out_delay)，如果第一逻辑输出信号(out_res)与第二逻辑输出信号(out_delay)具有相同的逻辑值，则把逻辑信号(nporst)从一个状态切换到另一个状态，以及-启动集成电路内的一个应用。
在本方法的优选实施例中，如果第一逻辑输出信号(out_res)与第二逻辑输出信号(out_delay)都表示“逻辑”1，则逻辑信号(nporst)变为逻辑“1”。在另一个优选实施例中，用于提供第二逻辑输出信号(out_delay)的延时是可编程的。
如图3所示，可以把使能信号经由使能线37加到比较器31.2。同一个使能信号也可被加到POR_2单元。
按照本发明，单元POR_1和POR_2生成两个独立的逻辑信号out_res与out_delay，如以上结合图1A-1C、图2A-2C、和图3描述的。这两个逻辑信号out_res与out_delay都可以通过使用滞后现象来生成。POR_1的滞后是基本的，而POR_2的滞后可以避免。POR_1的滞后在设计时要避免在信号out_res上可能出现的不想要的闪烁(glitches)。
按照本发明的优选实施例，延时单元可包括自偏置电流生成器，它用几nA(纳安)的电流对电容充电。这样的延时单元可以提供几毫秒的延时。优选地，延迟时间是在1ms和10ms之间。可以采用简单的RC延时单元以代替含有自偏置电流的延时单元。
按照本发明，POR电路10或20可以被设计成这样一种方式通过把一个使能信号加到单元POR_1而允许使整个电路10或20失效，从而允许电源下降模式。如果nporst信号生成被禁止，则nporst信号必须被固定到与在VDDA已就绪和复位被生成时的相同的数字电平。这并不是使本发明的电路10或20工作所必需的特性，但它是当希望有电源电压下降模式时可以实现的附加特性。换句话说，电源电压下降模式是可任选的。
电源电压VDDA典型地是正电压。这个电压可以是在1伏与10伏之间。优选地，电压VDDA是在1.8伏与6伏之间。由vss表示的节点既可连接到地，或者这些节点也可连接到负电压-VDDA(双电源)。电压VDDA例如可以是+3V以及电压vss可以是-3V。带隙电压vref例如可以是0.9伏。电压Vtrl例如可以是1伏。
优选地，在POR_2单元22中采用的比较器22.2具有约30mV的比较器滞后。如在POR_1单元11或21中采用的比较器11.2和21.2可以具有约OV的比较器滞后。
按照本发明的集成电路可包括如结合图1A描述的POR电路。它还包括需要在开始工作之前有一定稳定度的电源电压的电路。
该集成电路还可包括专用电路，用来在复位事件后生成触发信号(nporst)。这可以通过使用传统的方法来完成。
在图4上显示一个示意图。现在参照这个图描述按照本发明的POR_1单元的运行。从这个示意图可以看到，一开始基准电压vref比起该部分电压Vtrl上升得慢。也就是，紧接在复位事件后，电源电压以及因此部分电压Vtrl可以更快地上升。在0.9ms与1.5ms之间，这将导致逻辑信号out_res成为逻辑“1”。由于在约1.8ms后，基准电压vref超过部分电压Vtrl，所以逻辑信号out_res突然变为逻辑0。在约1.8ms后，逻辑信号out_res再次变为逻辑“1”，尽管部分电压Vtrl此时仍旧是不稳定的。传统芯片中的集成电路在约1.5ms后开始工作，这在所描绘的例子中显得是太早了。
在图5上显示一个示意图。现在参照这个图描述按照本发明的POR_2单元的运行。在某个时间间隔(例如约1.8ms)后，延迟的信号(delay_sig)开始上升。Vsel的电平(例如通过编程)被调节到约1.2V的电平。在约8ms后，延迟的信号(delay_sig)达到Vsel信号。现在POR_2单元变为逻辑1，因此信号nporst变为1。由于约8ms的延时，结合图4描述的任何不确定性被消除。延时量可以通过将电压Vsel的电平向上或向下移位而被调节，如箭头50所示。当移动电压Vsel的电平时，延迟的信号(delay_sig)达到Vsel的时间点被移动，如箭头51所示。
本发明可以在所有需要内部复位生成过程的系统中使用。本发明很适用于CMOS电路。
可以看到，为了清晰起见结合分开的实施例描述的本发明的各种特性也可以在单个实施例中组合地被提供。相反，为了概述起见结合单个实施例描述的本发明的各种特性也可以分开地或以任何适当的子组合方式提供。
在附图和技术说明书中，阐述了本发明的优选实施例，以及虽然使用具体的术语，但这样给出的说明所使用的术语仅仅是在通用和说明的意义上而不是为了限制而使用的。
权利要求
1.用于生成指示电源电压(VDDA)达到稳定电平的逻辑信号(nporst)的设备(10；20)，该设备(10；20)包括-第一单元(POR_1，11；21；31)，用于把基准电压(Vref)与从电源电压(VDDA)得到的一个部分电压(input_plus)相比较，以便当该部分电压(input_plus)达到基准电压(Vref)时发出第一逻辑信号(out_res)，-第二单元(POR_2，12；22)，用于施加一个延时，以便发出经延迟的逻辑信号(out_delay)，-逻辑单元(13；23)，用于组合第一逻辑信号(out_res)和第二逻辑信号(out_delay)，以便提供该逻辑信号(nporst)。
2.权利要求1的设备(10；20)，其中第一单元(POR_1，11；21；31)包括分压器(11.1；21.1；31.1)和比较器(11.2；21.2；31.2)。
3.权利要求2的设备(10；20)，其中第一单元(POR_1，11；21；31)还包括开关(31.6)，它允许在复位后将第一部分电压(Vtrl)与基准电压(vref)相比较以及在电源下降后将第二部分电压(Vsel)与基准电压(vref)相比较。
4.权利要求3的设备(10；20)，其中触发信号(31.6)被加到开关(31.6)，以便把它从一个状态切换到另一个状态。
5.权利要求1，2或3的设备(10；20)，其中基准电压(vref)是带隙电压。
6.权利要求1，2或3的设备(10；20)，其中第一单元(POR_1，11；21；31)包括输入端(31.5)，用于对分压器电压(Vsel)的电平进行编程，所述分压器电压(Vsel)规定延时量。
7.权利要求1的设备(10；20)，其中第二单元(POR_2，12；22；32)包括延时单元(12.1)，或固定延时单元(22.1)其后面跟随比较器(22.2)。
8.权利要求1的设备(10；20)，其中第二单元(POR_2，12)包括输入端(18)，用于对分压器电压(Vsel)的电平进行编程，所述分压器电压(Vsel)规定延时量。
9.前述权利要求之一的设备(10；20)，其中逻辑单元(13；23)包括一个二端与门。
10.一种用于在集成电路中生成指示电源电压(VDDA)达到稳定电平的逻辑信号(nporst)的方法，方法包括以下步骤-提供基准电压(Vref)，-把电源电压(VDDA)的一个部分电压(input_plus)与基准电压(Vref)进行比较，以便当该部分电压(input_plus)达到基准电压(Vref)时提供第一逻辑信号(out_res)，-提供相对于电源电压(VDDA)被延时的第二逻辑输出信号(out_delay)，-将第一逻辑信号(out_res)和第二逻辑信号(out_delay)相组合，以便如果第一逻辑信号(out_res)和第二逻辑信号(out_delay)具有相同的逻辑值时就把逻辑信号(nporst)从一个状态切换到另一个状态，-启动集成电路内的一个应用。
11.权利要求10的方法，其中如果第一逻辑信号(out_res)和第二逻辑信号(out_delay)都表示逻辑“1”，则逻辑信号(nporst)变为逻辑“1”。
12.权利要求10或11的方法，包括对于用于提供第二逻辑输出信号(out_delay)的延时进行编程的步骤。
13.一种包括按照权利要求1到9之一的设备以及还包括需要在开始工作之前有一定稳定度的电源电压(VDDA)的电路的集成电路。
全文摘要
一个设备(10)生成一个逻辑信号(nporst)，以便指示电源电压(VDDA)已经达到稳定电平。该设备(10)包括第一单元(POR_1，11)，用于比较参考电压(Vref)和从该电源电压(VDDA)导出的一个部分电压(input_plus)，以便当该部分电压(input_plus；Vtrl，Vsel)已经达到该参考电压(Vref)时发生第一逻辑信号(out_res)。设置了一个第二单元(POR_2，12；22)用于施加一个延时，以便发出一个延时的逻辑信号(out_delay)。一个逻辑单元(13)将该第一逻辑信号(out_res)和该延时的逻辑信号(out_delay)组合起来，以便提供该逻辑信号(nporst)。
文档编号H03K17/22GK1757164SQ200380106499
公开日2006年4月5日 申请日期2003年12月11日 优先权日2002年12月20日
发明者F·M·内里 申请人:皇家飞利浦电子股份有限公司