专利名称：应用于显示器多通道数据驱动电路的数字模拟转换器的利记博彩app
技术领域：
本发明是为一种应用于显示器多通道数据驱动电路的数字模拟转换器，尤指一种使用脉波调变以达成数字模拟信号转换，且克服传统谐振失真及多位线路同时切换造成的电磁干扰等问题，而具有理想显像品质的数字模拟转换器。
背景技术：
所谓的数字显示器是整合了光电、电子、化工、半导体等专业领域。就一般的数字显示器架构来说，不论发光的原理、材料或组成结构如何，其显示方式仍不脱配合多通道数据驱动器的使用，来达到控制显示器显像的目的。
由于多通道数据驱动器是控制显示器显像的关键组件，而近几年发展数字显示器的相关业者，亦提出各式各样的多通道数据驱动器，来满足不同显示器的显像需求，如小型化需求或提高显像品质需求。
数种传统多通道数据驱动器的数字模拟转换器中，若需要小尺寸的驱动器，通常会采用脉宽调变式数字模拟转换器。请参阅图8所示，是为一脉宽调变式数字模拟转换器的方块图，其包含有 一序列计数器41，是为一顺序上数或顺序下数的计数器，用以输出一计数数值，该计数数值的位数与影像信号位数nbits相同； 复数数字比较器40，各数字比较器40输出端分别对应连接至一显示器42的复数数据通道，且各数字比较器40具有一影像数据输入端及一参考信号端，该参考信号端是连接至该序列计数器41，以取得一计数数值作为参考信号。
此一脉宽调变式数字模拟转换器的所有数字比较器40的参考信号端全部连接至同一序列计数器41。如图9所示，所有的数字比较器40皆以相同的计数数值及相同高低位顺序0-bit～n-bit与该输入影像数据的各位比较。若输入影像数据大于或等于计数数值，则数字比较器40会输出一高电位，反的，若输入影像数据小于计数数值，则数字比较器40输出一低电位，如图10A、B所示，分别揭示不同参考信号输入于时域的比较脉波信号输出。又，若序列比较器41计数溢位，则该序列计数器41会重新计数，而且数字比较器40的输出信号亦会在一个周期1024结束后，重新计数并输出信号，而该周期是由序列计数器41的位长度与序列计数器41的时脉频率决定的。
由上述脉宽调变式数字模拟较换器的电路动作可知，其仅由序列计数器41及复数相同数字比较器40组成，故容易实体化，且实体化的面积亦小。因此，采用此一数字模拟转换器的多通道数据驱动电路具有小尺寸的优点，相对制作成本较为低廉。然而，此一数字模拟转换器仍有缺点 1.若输出脉宽信号周期未被完成，则输出信号的直流位准将产生偏移。
2.脉宽调变信号因谐振失真而使显像时会有闪烁的情形发生。也就是说，当数字比较器输入影像信号的位数增大，会使而其脉宽调变信号的周期会呈指数增加，致使谐振失真问题更严重。
举例说明若影像输入数据及计数器为10bits，则其输出脉波信号的周期为1024(210)时序信号。令时序信号的频率为一常数，因此该脉波信号周期增大，则代表画面更新率(Frame Rate)降低。而一旦画面更新率低于一般人眼可接受的更新频率，则人眼观看显示器时，会看到闪烁的影像。因此，此一习用脉波宽度调变的数字模拟转换器易受第一谐波影响而降低显像品质。而谐波失真形成原因在于数字比较器进行计数数值与影像数据的比较时，是依序地由低位至高位比较，而导致容易产生显著的低频谐波。由是可知，此一脉宽调变式数字模拟转换器虽容易实体化，且实体化的面积小，但是却不具有理想的显像品质。
而另一种具有良好显像品质的数字模拟转换器，则是采用Sigma-Delta调变方式，请参阅图11所示，此数字模拟转换器是由复数组Sigma-Delta调变单元50组成，各Sigma-Delta调变单元50如图12所示，是由一加法器51、一回路过滤器52及一量化器53组成；其中该加法器51的一输入端供影像数据输入DigitalIn，另一输入端则是连接至量化器53的输出端，以构成一个Sigma-Delta回路54。
上述Sigma-Delta调变单元50的加法器51会将量化器53回馈的信号与输入影像数据相减，以产生一个错误信号Es，该错误信号Es再输入至回路滤波器54中。该回路滤波器52将错误信号时间取样整合于输入sigma-delta回路54中，再输出至量化器53，藉以稳定sigma-delta回路54。该量化器53是对回路滤波器52的输出信号进行量化。由于错误信号Es是为量化信号与影像信号之差，故回馈输入至sigma-delta回路54中，可使得错误信号Es降为零，而令量化器53的输出不受第一谐波干扰。
请参阅图13A、B图所示，其分别揭示Sigma-Delta调变单元两个不同直流位准(512/299)输出状态，即直流位准是被打散，由于图13A的高位准较图13B的高位准大(512＞299)，故两时域波形，图13A波形密度较图13B的高。若将两信号输入至显示器中，对应图13A的直流位准，会较图13B为亮。此外，由Sigma-Delta调变单元在不同影像数据下所输出的信号波形可知，该Sigma-Delta调变单元并不受限于一周期内结束运算，才能获得准确的直流位准。仅管Sigma-Delta调变单元在任意时间点内结束运算，其高、低直流位准的总合仍约略与理想的输出值相当，因此，Sigma-Delta调变式数字模拟转换器使用复数Sigma-Delta调变单元，不会有直流位准不精确的问题。
再请配合参阅图14A、B所示，该Sigma-Delta调变单元与脉宽调变式数字模拟转换器输出的直流信号位准及第一谐波的情形，由图中可知，该Sigma-Delta调变单元完全消除第一谐波。
综前所述，前述数字模拟转换器的功效确实较脉宽调变式数字模拟转换器为佳。然而，就整体电路架构来说，各个Sigma-Delta调变单元的组件多且复杂，况且此数字模拟转换器对应不同通道数，而需使用相同数量的Sigma-Delta调变单元，因此，整个多通道数字模拟转换器的布局面积相较脉宽调变式数字模拟转换器大得多。
由上述可知，对于现有多通道数据驱动电路所使用的数字模拟转换器来说，目前并未有兼具有布局面积小且显像品质佳的数字模拟转换器。
发明内容
本发明的主要目的是提供一改良的脉宽调变式数字模拟转换器，使其兼具PWM数字模拟转换器的小尺寸，及避免直流偏移及谐振失真的优点，以低成本实现良好的显像品质。
而改良的脉宽调变式数字模拟转换器的主要技术是概如下述 1.主架构依传统PWM数字模拟转换器做法，各显示器通道对应连接一数字比较器的输出端，又，各数字比较器包含一影像数据输入端及一参考信号输入端； 2.提供一个非序列计数参考信号至各数字比较器的参考信号输入端； 上述输入至数字比较器的非序列计数参考信号可由一个随机数产生器以直接产生随机数，亦可由一序列计数器配合改变与数字比较器间的位连接顺序，令数字比较器取得非序列计数参考信号。该数字比较器的影像数据输入端则连接至影像数据输入信号，故该数字比较器即以非序列计数参考信号与影像数据比较，并输出高、低电位的分散脉波信号。因此，各数字比较器会将输出信号的高、低位准是分散于一周期内，不会产生高位准集中于前半周而低位准集中于后半周的情形。是以，各数字比较器即使输出信号尚未达一完整周期，输出期间的高低位准平均值仍会近似欲输出的值，而使得本发明的比值″实际输出值″除以″理想输出值″更接近于理想值rate＝1.0，故本发明的直流输出的偏移量远小于习知脉宽调变式。又，由于数字比较器的输入的参考信号是为一非序列计数参考信号，规律性甚低，故可大幅减少低频的第一谐波，避免在视觉上造成闪烁。
综而言之，本发明中多个数字比较器仅共享一个随机数产生器或序列计数器，具有脉宽调变式数字模拟转换器的简单硬件架构，又因数字比较器的参考信号为一非序列计数参考信号，可将高、低位准分散于一周期内，而能改善习用脉宽调变式数字模拟转换器输出信号在未完成的周期下直流信号值偏移的缺点，而且第一谐波可被有效减弱，所以具有良好显影品质。
本发明次一目的是令上述数字模拟转换器避免电磁干扰。上述复数个数字比较器共同连接至一至随机数产生器或序列计数器，因此，所有数字比较器会取得相同的非序列计数参考信号，如此，所有的数字比较器将会同时切换对应通道，而极可能产生大电压、大电流及显著的电磁干扰，造成组件的损坏。是以，本发明令随机数产生器或序列计数器与各个数字比较器的位连接顺序皆不同，而使得所有数字比较器于同一时间取得不同的非序列计数参考信号，藉以降减多位线路同时切换所造成的电磁干扰问题。
图1是本发明第一较佳实施例的方块图。
图2是本发明单一数字比较器与随机数产生器的位线连接示意图。
图3是本发明第二较佳实施例的方块图，其揭示数字比较器与随机数产生器的位线连接示意图。
图4A是本发明第三较佳实施例的方块图，其揭示数字比较器与序列计数器的位线连接示意图。
图4B是本发明第四较佳实施例的方块图，其揭示数字比较器与序列计数器的位线连接示意图。
图5是本发明随机数产生器的一较佳实施电路图。
图6A、B是本发明输出信号的时间调变波形图，其分别揭示不同影像数据输入的输出信号。
图7A、B是图6A、B与习用脉宽调变式数字模拟转换器的频谱比较示图，分别揭示在两不同输出信号下的直流强度及第一谐波强度。
图8是一习用PWM数字模拟转换器的方块图。
图9是图8单一数字比较器与序列计数器的详细位线连接示意图。
图10A、B是图8的不同输出信号波形图，其分别揭示不同影像数据输入的输出信号。
图11是一Sigma-Delta数字模拟转换器的方块图。
图12是图10单一Sigma-Delta调变单元的方块图。
图13A、B是图11输出信号的时间调变波形图，分别揭示不同影像数据的输出波形。
图14A、B是图13A、B与习用PWM数字模拟转换器的频谱比较示图，分别揭示在两不同输出信号下的直流强度及第一谐波强度。
图15是本发明与图8于时域下量测而得的高度比值波形图。
附图中 10--数字比较器 11--参考信号端 12--影像数据输入端 20--随机数产生器 20’--序列计数器 30--显示器 40--数字比较器 41--序列计数器 42--显示器 50--Sigma-Delta调变单元 51--加法器 52--回路过滤器 53--量化器 54--Sigma-Delta回路
具体实施例方式 本发明是针对多通道数据驱动器设计具有较佳显影品质信号，且布局面积小的数字模拟转换器，以简化电路布局复杂度，相对地降低制程成本。
本发明是将各个数字比较器的参考输入端连接至一非序列计数参考信号，再与影像数据进行比较，使得各数字比较器所输出直流位准，能被平均分散于一周期中。以下即介绍本发明实现前述目的的数个实施例 首先请参阅图1所示，是为本发明第一较佳实施例连接至具多通道数据显示器30的一方块图，其包含有 复数数字比较器10，各数字比较器10包含有一影像数据输入端12及一参考信号输入端11，两输入端的位数相同； 一随机数产生器20，其输出端是连接至各数字比较器的参考信号输入端11，以输出非序列计数参考信号；又，该随机数产生器20可由随机数产生组件构成，或结合序列计数器组成，令随机数产生器20输出端的几个最低位呈序列计数。
再请配合参阅图2所示，为单一数字比较器10与随机数产生器20的细部位线的连接示意图，其主要架构与图1相同，惟随机数产生器20与各个数字比较器10的位线是对应依高、低位顺序排列。
上述数字比较器10是将该随机数产生器20输出的数值与影像数据比较，以输出直流位准，如图6A、B所示，分别为两个不同影像数据输入时，其中一数字比较器10所输出直流位准的时域波形图。图6A为一完整周期的比较输出信号，一直流位准512被分散于一完整周期中，而图6B是为另一直流位准299分散于一完整周期中，由于512大于229，故图6A的高位准脉波波形较图6B为密。由图式可知，直流位准被平均分散，因此，不论数字比较器10是否完成一周期的输出，其输出信号中的高、低位准皆会接近于当时所输入的影像数据，如图15所示，横轴为输出周期，纵轴为实际输出值与理想输出值的比值。本发明与习知脉宽调变式比较，在尚未完成一输出周期时，本发明的比值″实际输出值″除以″理想输出值″会更接近于理想值rate＝1.0，故本发明可避免直流输出偏移的问题。此外，如图7A、B所示，本发明与习用脉宽调变式数字模拟转换器相较，本发明的直流信号确实准确，而第一谐波强度亦被有效地抑制。
请配合参阅图3所示，是为本发明的第二较佳实施例，其大主要结构与图1相同，惟，为避免所有数字比较器同时切换所有通道，造成电磁干扰，因此，该随机数产生器20与各个数字比较器10的位线对应不再依高、低位顺序排列，使得各数字比较器10同一时间取得不同数值的非序列计数参考信号，藉此，以令所有数字比较器10不会同时切换通道的情形。由于数字比较器10实际布局时，为节省布局面积，在制程允许的布局规定内，各位线都是尽可能彼此接近，又，各数字比较器10是为多位的数字比较器10，因此，当各通道的影像数据相同时，所有数字比较器10在瞬间同时切换多位线路，会使得电磁干扰现象显著，而可能损及组件。且各通道同时切换，将会在系统端产生瞬间的大电流变化，经由寄生电感作用而在系统端产生瞬间高电压，造成系统或组件损坏。因此，本发明为降低此一电磁干扰现象，将随机数产生器20与所有数字比较器10的位线路分别依不同高低位顺序连接，以避免多通道讯号同时接换，降低位线彼此电磁干扰，进一步确保输出信号的品质。
又，本发明的第三佳实施例，如图4A所示，是可改善习用脉宽调变式数字模拟转换器的电磁干扰问题，大多结构与图1相同，惟，随机数产生器是以一序列计数器20’取代，而该序列计数器20’的输出端的位线路依不同高低位连接顺序连接至各数字比较器10参考信号输入端，以提供数字比较器10非序列计数参考信号。
又，如图4A所示，各个数字比较器10是以相同的位连接顺序与序列计数器20’连接，因此，在同一时间，所有数字比较器10会取得相同的非序列计数数值，而同样有同时切换通道，造成电磁干扰的问题发生。是以，如图4B所示，为本发明第四较佳实施例，是将各个数字比较器10与序列计数器20’的位连接顺序改变，使得所有数字比较器10在同一时间，不会取得相同非序列计数数值，而能解决电磁干扰的问题。
上述随机数产生器的主要组成逻辑电路是可由一verilog逻辑程序表示的，以下举一实例10位随机数产生器的逻辑程序 module RandGen(reset，clk，randpat)； input reset；*设定重置端(reset)为输入埠 input clk；*设定时脉信号端(clk)为输入埠<!-- SIPO <DP n="7"> --><dp n="d7"/> output[1:10]randpat；*设定randpat为10位输出端口 reg[1:10]randpat；*设定一个10位缓存器 reg tmp； always@(posedge clk or negedge reset)begin*时脉信号上升缘为时序信号触发，或重置信号下降缘触发 if(！reset)randpat＝’b0000000001；*若重置则设定随机数输出为二进制的0000000001 else begin tmp＝randpat[1]^randpat[8]； randpat＝randpat＜＜1； randpat[10]＝tmp； end*第1位与第8位进行逻辑互斥或运算，以产生第10位 end endmodule 请配合图5所示，是为上述verilog逻辑程序实体化的随机数产生器的主要组成逻辑电路，是由十个D形正反器组成，共具有10位输出端。
由上述可知，本发明的数字比较器的参考信号是为一随机数，经数字比较器比较后可将高、低位准的信号输出分散于一周期内，避免因未完成一完整比较周期，而导致直流位准不正确的问题发生。因此，能确保输出信号不失真。另外，改变随机数产生器连接至各数字比较器的位线路高、低位顺序，可减低电磁干扰现象，令整体输出信号品质更可靠性更佳，此一方式亦可运用于减低传统多通道PWM的电磁干扰问题。因本发明的复数个数字比较器共享同一个随机数产生器，故较sigma-delta数字模拟转换器的组件数少，相对有效缩减布局面积，是以，本发明为一个兼具有布局面积小且显像品质佳的数字模拟转换器。
因此，本发明确实符合发明专利的产业上利用性、新颖性及进步性等专利要件，爰依法具文提出申请。
权利要求
1.一种应用于显示器多通道数据驱动电路的数字模拟转换器，其特征在于，包含有
复数数字比较器，各数字比较器包含有一影像数据输入端及一参考信号输入端，其输出端分别连接至显示器的数据通道；
一随机数产生器，其输出端连接至各数字比较器的参考信号输入端；
该随机数产生器输出信号位数与输入影像数据的位数相同。
2.如权利要求第1项所述的应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，该随机数产生器是由一随机数产生组件构成。
3.如权利要求第1项所述的应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，该随机数产生器是由随机数产生组件及复数序列计数器结合组成。
4.如权利要求第1、2或3项所述的应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，各数字比较器的参考信号输入端与随机数产生器输出端依高、低位顺序连接。
5.如权利要求第1、2或3项所述的应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，所有数字比较器的参考信号输入端与随机数产生器输出端的位顺序不同，令所有数字比较器于同一时间取得不同随机数参考信号。
6.一种应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，是包含有
复数数字比较器，各数字比较器包含有一影像数据输入端及一参考信号输入端，又复数数字比较器的输出端再分别连接至显示器的数据通道；
一序列计数器，其输出端与各数字比较器参考信号输入端连接，且序列计数器输出端的位与参考信号输入端位不依高、低位顺序连接；
该序列计数器输出信号位数与输入影像数据的位数相同。
7.如权利要求第6项所述的应用于显示器的多通道数据驱动电路的数字模拟转换器，其特征在于，所有数字比较器的参考信号输入端与序列计数器输出端的位连接顺序皆不同，令所有数字比较器于同一时间取得不同非序列计数参考信号。
全文摘要
本发明是为一种应用于显示器多通道数据驱动电路的数字模拟转换器，主要由复数个数字比较器及一随机数产生器组成，其中各数字比较器具有一影像数据输入端及一参考信号端，其参考信号端共同连接至随机数产生器，而输出端对应连接复数数据通道，以取得参考信号并与影像数据输入端比较大小；由于复数个数字比较器的电压参考信号是由随机数取出，能有效避免依照顺序排列位线所产生直流偏移及谐振失真等的问题，而确保显示器的显示品质。
文档编号H03M1/66GK1624755SQ200310117079
公开日2005年6月8日 申请日期2003年12月3日 优先权日2003年12月3日
发明者庄又春, 史富仁, 谢政翰, 秦旭沅 申请人:点晶科技股份有限公司